Устройство тактовой синхронизации Советский патент 1986 года по МПК H04L7/02 

Изобретение относится к электросвязи и может использоваться в системах передачи данных для тактовой синхронизации.

Цель изобретения - повышение помехоустойчивости.

На фиг. 1 представлена структурная электрическая схема устройства тактовой синхронизации; на фиг. 2 - структурная электрическая схема формирователя последовательностей импульсов; на фиг. 3 - временные диаграммы сигналов, поясняющие работу устройства.

Устройство тактовой синхронизации содержит триггер 1, первый 2 и второ 3 элементы И, элементы ИЛИ 4, передающий парафазный усилитель 5, формирователь 6 последовательностей импульсов, приемный усилитель 7, третий элемент И 8, блок 9 задержки.

Формирователе 6 последовательностей импульсов содержит первый 10 и второй 11 триггеры, первый 12, второй 13 и четвертый 14 элементы И.

Приемный усилитель 7 содержит первый 15 и второй 16 транзисторы, входной трансформатор 7, первый 18 и второй 19 диоды, первый 20, второй 21, третий 22 и четвертьА 23 резисторы.

Устройство тактовой синхронизации работает следующим образом.

На счетный вход триггера 1 (фиг. поступает входная кодовая последовательность импульсов (фиг. За), а на вход формирователя 6 поступают импульсы опорной частоты (фиг. Зб), период следования которых в четыре раза меньше периода выходных тактовых импульсов. Прямые и инверсные выходы первого 10 и второго И триггеров (фиг. 2) подсоединены к первому 12, второму 13 и третьему 14 элементам И

При этом на входах первого 12, второго 13 и третьего 14 элементов И jramb один раз в течение периода следования тактовых импульсов появляетс импульсный сигнал, длительность которого равна длительности периода следования импульсов опорной частоты (фиг. Зв, г, д). При изменении логического состояния входной кодовой последовательности импульсов, например при переходе из О в 1, изменяетс состояние триггера 1. Пусть, наприме на первом входе первого элемента И 2 появляется 1, тогда первый элемент

В

И 2 подготовлен для пропуска второй , последовательности импульсов (фиг. Зг), поступающей с второго выхода формирователя 6 на второй вход первого элемента И 2. При изменении логического состояния входной кодовой последовательности импульсов, например, при переходе от 1 к О, аналогично описанному работает второй элемент

и 3j второй вход которого соединен с третьим выходом формирователя 6. С выходов первого 2 и второго 3 элементов И вторая и третья импульсные последовательности (фиг. Зг, д)

поступают через элемент ИЖ 4 на первый вход передающего парафазного усилителя 5, а на его второй вход поступает импульсная последовательность (фиг. Зв) с первого выхода

формирователя 6. При этом с выхода передающего парафазного усилителя 5 поступает последовательность двухпо- лярных импульсов (фиг. Зе), у которой период, равномерно расположенных

во времени отрицательных импульсов, равен периоду следования импульсов тактовой частоты (фиг. Зв), а расположение во времени положительных импульсов относительно отрицательных в каждом такте передает логическое состояние входной кодовой последовательности импульсов.

Поступающие на вход приемного уси1штеля 7 двухполярные импульсы разделяются по полярности так, что на его первом выходе выделяются импульсы (фиг. Зж) в момент поступления входного положительного импульса, а на втором выходе приемного усилителя 7 вьщеляются импульсы тактовой частоты (фит. Зз), в момент поступления входного отрицательного импульса.

Величина задержки импульсов такто- вой последовательности (фиг. Зз) блоком задержки 9 такова, что в момент поступления на первый вход тре- тъет;о элемента И 8 импульсов, соответствующих второй последовательно- сти импульсов (фиг. Зг) и характеризующих логическое состояние 1, на второй вход третьего элемента И 8 подается импульс задержанной тактовой последовательности импульсов (фиг. Зиjt

результате на выходе третьего элемента И В получают выходную кодовую последовательность импульсов (фиг. Зк), а на выход блока 9 задерж

ки поступает тактовая последовательность импульсов (фиг, Зи).

Формула изобр. етения

1. Устройстро тактовой синхронизации, содержащее на передающей стороне последовательно соединенные триггер и первый элемент И, а также передающий парафазный усилитель и второй элемент И, первый вход которого подключен к инверсному выходу триггера, выход передагацего парафазного усилителя подсоединен к входу канала связи, причем счетный вход триггера является информационным входом устройства, на приемной стороне - тре- ,тий элемент И и приемный усилитель, вход которого подключен к выходу ка- нала связи, о т л и ч а ю щ е е с я тем. Что, с целью повьппения помехоустойчивости, на передающей, стороне устройства введены формирователь последовательностей импульсов и элемен ИЛИ, при этом первый и второй входы элемента ИЛИ подключены соответственно к выходам первого и второго элементов И, выход элемента ИЛИ подсоединен к первому входу передающего пЗрафазного усилителя, второй вход которого подключен к первому выходу формирователя последовательностей импульсов, второй и третий выходы формирователя последовательностей импульсов подсоединены соответственно к вторым входам первого и второго элементов И, причем вход формирователя последовательностей имцульсов является тактовым входом устройства, на приемной стороне введен блок за- держки, при этом первый выход приемного усилителя через блок задержки подсоединен к первому входу третьего элемента И, второй вход которого подключен к второму выходу приемного

0

5

0

5 0

0

5

усилителя, причем выход блока задерж-, ки является тактовым выходом устройства, а выход третьего элемента И - информационным выходом устройства.

2.Устройство по п. 1, отличающееся тем, что формирователь последовательностей импульсов вьтолнен в виде последовательно сое- динентепс первого и второго триггеров и первого элемента И, а также второго и третьего элементов И, первые входы которых подключены к инверсному выходу второго триггера, вторые входы первого и третьего элементов И подключены тс инверсному выходу первого триггера, прямой выход которого подсоединен к второму входу второго элемента И, причем счетный вход первого триггера является входом формирователя, последовательностей импульсов,

а выходы первого, второго и третьего элементов И являются соответственно первым, вторым и третьим выходами iформирователя последбвательностей импульсов.

3,Устройство по п. 1, о т л и - чающе е с я тем, что приемньй усилитель вьтолнен в виде парафазио- го трансформаторного усилителя, при этом базы первого и второго транзис-. торов подключены соответственно через первый и второй диоды к первым и вторым парафазным выводам вторичной обмотки входного трансформатора, а

через первый и второй резисторы - к общим проводам питания, коллекторы первого и второго транзисторов подсоединены к источнику питания соответственно через третий и четвертый резисторы, причем выводы первичной обмотки входного трансформатора яв- , ляются входом приемного усилителя, а коллекторы первого и второго транзисторов являются первым и вторьы выiходами приемного усилителя.

0uz.Z

Составитель В. Орлов Редактор М. Бланар Техред.Л.Сердюкова Корректор С. Шекмар

Заказ 5140/58 Тираж 624 Подписное

ВНШШИ Государственногс/ комитета СССР

ПО делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

п п

срив.З

Изобретение относится к электросвязи и может использоваться в системах передачи данных. Цель изобретения - повышение помехоустойчивости. Входная кодовая последовательность поступает на триггер 1, изме- ,няю1ций свое состояние при смене посылки. Сигналы с его выхода откры,вают соотв. элементы И 2, 3. После- {довательности импульсов с соотв. вы.хода формирователя последовательностей импульсов 6 проходят через элементы И 2, 3 и элемент ИШ 4 на передающий парафазный усилитель (ППУ) 5. На другой вход ППУ 5 поступает последовательность импульсов с первого выхода формирователя последовательностей импульсов 6. С выхода ППУ 5 последовательность двухполяр- ных импульсов проходит в канал связи и поступает на приемный усилитель (ПУ) 7. В поступающей последовательности расположение во времени положит, импульсов относительно отриц. тактовых импульсов передает логическое состояние входной кодовой последовательности импульсов. ПУ 7 разделяет двухполярные импульсы по полярности. Тактовые импульсы, выделенные на втором его выходе, через блок задержки 9 поступают на тактовый выход устройства и на элемент И 8. Через элемент И 8 на информационный выход устройства проходит последовательность импульсов с первого выхода ПУ 7. 2 з.п. ф-лы, 3 ил. i (Л С -сзу-о Фиг.1