Универсальный логический модуль Советский патент 1986 года по МПК G06F7/00 

Изобретение относится к автоматике и вычислительной технике.

Цель изобретения - повышение контролепригодности модуля.

На чертеже представлена функцио- нальная схема универсального логического модуля.

Модуль содержит настроечные входы 1-5, информационные входы 6 и 7, элемент 8 И-НЕ, элементы 9-11 РАВНО- ЗНАЧНОСТЬ, сумматор 12 по модулю дв выход 13.

Модуль функционирует следующим образом.

Если сигнаЛ на выходе элемента 8 И-НЕ равен единице, т.е. сигнал И, О, а на информационные входы 6 и 7 соответственно подать переменны х , X,, то при простом алфавите настройки в зависимости от сигналов настройки H-,Hj, И., Mj на входах 2-5 на выходе 13 реализуется любая булева функция переменных (таблица).

В таблице приведен тип реализуемой функции в зависимости от комбинации сигналов на настроечных входах

Тип реализуемой функции

Комбинации сигналов на настроечных входах

...

- «-«-Н-J-b « J.

x,vx

x,Vx,

X,X.,V X, X,

.

01

10 10 11 11

I

0 1 0

1

в режиме контроля, если сигнал И . 1 ,и на настроечные и информационные входы 2-7 соответственно подать сигналы (011111) или (100000), то при правильном функционировании модуля на выходе 13 будет наблюдаться меандр с периодом 6t . При неправильном функционировании меандра на выходе 13 не будет.

Формула изобретения

Универсальный логический модуль, содержащий первый, второй и третий элементы РАВНОЗНАЧНОСТЬ, причем первый и второй настроечные входы модуля соединены с первыми входами первого и второго элементов РАВНОЗНАЧНОСТЬ соответственно, о т л и ч а ю- щ и и с я тем, что, с целью повышения контролепригодности, в него введены сумматор по модулю два и элемент И-НЕ, прттем первый информационный вход модуля соединен с первым входом третьего элемента РАВНОЗНАЧНОСТЬ и вторым входом первого элемента РАВНОЗНАЧНОСТЬ, второй информационный вход модуля соединен с вторыми входами второго и третьего элементов РАВНОЗНАЧНОСТЬ, третий четвертый и пятый настроечные входы модуля соединены соответственно с третьим входом третьего элемента РАВНОЗНАЧНОСТЬ, первым входом элемента И-НЕ и первым входом сумматора по модулю два, второй, третий и четвертый входы которого соединены с выходами первого, второго и третьего элементов РАВНОЗНАЧНОСТЬ соответственно, выход сумматора по модулю

3

12609394

два соединен с выкодом модуля и первого и второго элементов РАВНЬ- вторым входом элемента И-НЕ, выход ЗНАЧНОСТЬ и четвертым входом третье- которрго соединен с третьими входами го элемента РАВНОЗНАЧНОСТЬ.

Изобретение относится к области автоматики и вычислительной техники. Цель изобретения - повьппение контролепригодности модуля. Универсальный логический модуль содержит информационные и настроечные входы, Элемент И-НЕ, элементы РАВНОЗНАЧНОСТЬ и сумматор по модулю два. Модуль работает в двух режимах. В рабочем режиме на настроечный вход, соединенный с первым входом элемента И-НЕ, подается сигнал низкого уровня. Тог-, да в зависимости от сигналов на других настроечньгх входах на выходе {модуля реализуется любая булева функция двух переменных. В режиме контроля на первый вход элемента И-НЕ подается сигнал высокого уровня. Тогда при подаче на остальные входы модуля соответствуклцего тестового набора на выходе будет наблюдаться меандр с периодом 6Т (t - время за- дёржки сигнал на одном элементе). Отсутствие меандра указывает на наличие в модуле неисправности. 1 ил. 1 табл. i (Л го О) о 00 ю

Составитель А.Федоров Редактор Т.Парфенова Техред А. Кравчук Корректор М.

Закаэ 5232/49 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиг

рафическое предприятие, г.Ужгород, ул. Проектная, 4