Универсальная логическая ячейка Советский патент 1987 года по МПК G06F7/00 G06F11/00 

Описание патента на изобретение SU1302269A2

Изобретение относится к области автоматики и вычислительной техники, может быть использовано для построения устройств ЭВМ и однородных вычислительнь1х сред и является усовершенствованием изобретения по авт. св. № 1196845.

Целью изобретения является повышение контролепригодности логической ячейки.

На чертеже показана функциональная схема универсальной логической ячейки.

Универсальная логическая ячейка содержит информационный вход 1, настроечные входы 2-4, элемент И-НЕ 5, элементы 6-10 равнозначности, элемент 11 неравнозначности, информационный выход 12, контролируемый выход 13.

Универсальная логическая ячейка работает следующим образом.

Если на вход 2 подается сигнал из О, то на выходе 12 универсальной ячейки ре- ализуется любая булева функция двух переменных в зависимости от значения настроечных сигналов HI и На на входах 3 и 4. Причем Значения настроечных сигналов И и И2 находятся в классе настроечного алфавита С и определяются в соответствии с выражениями:

(x2); U2 R(fv fi).

Функции fi и f2 могут принимать значения 0,1, Х2 и Х2, а функция R есть функция равнозначности.

В режиме контроля на вход 2 подается сигнал Из 1, а на входы 1, 3, и 4 - сигналы х, О, HI О, Н2 О или Х| 1, xi 1,

Н2 1.

Нри этом, если ячейка полностью исправна на первом входе элемента 11 неравнозначности, будет наблюдаться меандр с периодом бй, а на втором входе - тот же меандр, но с задержкой 3т, т.е. в противо- фазе. В этом случае с контролируемого выхода ячейки 13 снимается сигнал «1.

Нри неправильном функционировании ячейки на контролируемом выходе ячейки 13 наблюдается сигнал «О.

Формула изобретения

Универсальная логическая ячейка по

авт. св. № 1196845, отличающаяся тем, что, с целью повышения контролепригодности ячейки, введены три элемента равнозначности и элемент неравнозначности, причем первый вход третьего элемента равнозначности соединен с выходом второго элемента равнозначности и с первым входом элемента неравнозначности, выход которого является контролируемым выходом ячейки, второй вход элемента неравнозначности соединен с выходом пятого элемента равнозначности, первый вход которого соединен с выходом четвертого элемента равнозначности, первый вход которого соединен с выходом третьего элемента равнозначности, второй вход которого объединен с вторыми входами четвертого и пятого элементов равнозначности и подключен к третьему настроечному входу ячейки.

Похожие патенты SU1302269A2

название год авторы номер документа
Универсальная логическая ячейка 1984
  • Изотов Сергей Николаевич
  • Смирнов Вячеслав Леонидович
  • Мищенко Валентин Александрович
  • Пархоменко Александр Владимирович
  • Костеневич Валерий Иванович
SU1196845A1
Универсальный логический модуль 1985
  • Изотов Сергей Николаевич
  • Костеневич Валерий Иванович
  • Мищенко Валентин Александрович
  • Авгуль Леонид Болеславович
  • Татур Михаил Михайлович
SU1260939A1
Универсальный логический модуль 1985
  • Авгуль Леонид Болеславович
  • Бенкевич Виктор Иосифович
  • Мищенко Валентин Александрович
  • Криницкий Алексей Петрович
  • Изотов Сергей Николаевич
SU1269121A1
Многофункциональный логический модуль 1985
  • Изотов Сергей Николаевич
  • Мищенко Валентин Александрович
  • Костеневич Валерий Иванович
  • Татур Михаил Михайлович
  • Авгуль Леонид Болеславович
SU1282112A1
Многофункциональный логический модуль 1987
  • Стефанов Александр Михайлович
  • Фатхи Владимир Ахатович
SU1425648A2
Многофункциональный логический модуль 1985
  • Калабухов Сергей Владимирович
  • Облетов Станислав Васильевич
  • Стефанов Александр Михайлович
  • Фатхи Владимир Ахатович
SU1307452A2
Устройство для вычисления симметрических булевых функций 1990
  • Авгуль Леонид Болеславович
  • Супрун Валерий Павлович
  • Костеневич Валерий Иванович
  • Терешко Сергей Михайлович
SU1765821A1
Универсальный логический модуль 1988
  • Дадыкин Алексей Кузьмич
  • Авгуль Леонид Болеславович
  • Костеневич Валерий Иванович
  • Гришанович Владимир Иванович
SU1520505A1
Универсальный логический модуль 1985
  • Авгуль Леонид Болеславович
  • Мищенко Валентин Александрович
  • Изотов Сергей Николаевич
  • Криницкий Алексей Петрович
SU1312561A1
Универсальная логическая ячейка с самоконтролем 1985
  • Изотов Сергей Николаевич
  • Костеневич Валерий Иванович
  • Бенкевич Виктор Иосифович
  • Татур Михаил Михайлович
SU1264183A1

Реферат патента 1987 года Универсальная логическая ячейка

Изобретение относится к автоматике и вычислительной технике, может быть использовано для построения устройств ЭВМ и однородных вычислительных сред и является усовершенствованием изобретения по а. с. № 1196845. Целью изобретения является повышение контролепригодности логической ячейки. Универсальная логическая ячейка содержит информационный вход 1, настроечные входы 2-4, элемент И-НЕ 5, элементы 6-10 равнозначности, элемент II неравнозначности, информационный выход 12, контролируемый выход 13. 1 ил. 00 о lN3 I4D Ci со

Формула изобретения SU 1 302 269 A2

Документы, цитированные в отчете о поиске Патент 1987 года SU1302269A2

Универсальная логическая ячейка 1984
  • Изотов Сергей Николаевич
  • Смирнов Вячеслав Леонидович
  • Мищенко Валентин Александрович
  • Пархоменко Александр Владимирович
  • Костеневич Валерий Иванович
SU1196845A1
Приспособление для точного наложения листов бумаги при снятии оттисков 1922
  • Асафов Н.И.
SU6A1
Походная разборная печь для варки пищи и печения хлеба 1920
  • Богач Б.И.
SU11A1

SU 1 302 269 A2

Авторы

Изотов Сергей Николаевич

Смирнов Вячеслав Леонидович

Мищенко Валентин Александрович

Костеневич Валерий Иванович

Даты

1987-04-07Публикация

1984-06-26Подача