Нелинейный интерполятор Советский патент 1986 года по МПК G06G7/30 

Изобретение относится к автоматие и гибридной вычислительной техние и может быть использовано ванаоговых и аналого-цифровых вычислительных и управляющих устройствах системах.

Целью изобретения является повыение точности восстановления функций, заданных с равномерным шагом разбиения пр аргументу.

На фиг. 1 изображена блок-схема нелинейного интерполятора; на фиг.2график восстанавливаемой функции.

Нелинейный интерполятор содержит выходной сумматор 1, вычитатель 2, входной регистр 3, блок А памяти ординат узлов интерполяции, с первого по четвертый цифроаналоговые преобразователи 5-8, с первого по четвертый кодоуправляемые резисторы 912, блок 13 памяти нелинейной поправки, инвертор 14 кода, масштабный резистор 15 и пятый кодоуправляемый резистор 16.

Интерполятор работает следующим образом.

Код аргумента Nj с приходом стробимпульса записывается во входной регистр 3. Старшие разряды кода аргумента т; являются адресом дпя блока 4 памяти ординат узлов интерполяции, который хранит узловые значения воспроизводимой функции. С поступлением из входного регистра 3 на адресный вход блока 4 адреса воспроизводимого участка заданной функции из блока 4 выбираются коды узловых значений для заданного участка и поступают на входы цифроаналоговых преобразователей 5-8, на выходах которых устанавливаются напряжения U, , U, Ur), U4 , соответствующие значениям аргумента mj.,,, mj,, mj , и т, (фиг.2). функции необходимо определить в интервале значений аргумента NJ (т.,, т; ).

Напряжения Uj и U , соответственно и,) и и 4 поступают на линейные кодоуправляемые резисторы 10 и 12 и соответственно 9 и 11. Производится линейное интерполирование между узловыми значениями U и U- функции. Выходные значения напряжений в зависимости от задаваемого младшими разрядами входного кода коэффициента деления делителей 1 (п j ) равны

U(,ll,4QU,.4-&(n;)

,

Величина нелинейной поправки Uf прямо зависит от степени кривизны заданной кривой, т.е. от значений (J, и и относительно U и И . Из пассивного блока 13 памяти нелинейной поправки для конкретного п; выбираются значения заданной нелинейной функции If (п;) , определяемой конкретно для воспроизводимого класса функций по коду младших разрядов входного регистра 3 кода. Выходной код нелинейной поправки управляет ко5 доуправляемым делителем с коэффициентом деления р(п;)- Выходное напряжение делителя, соответствующее величине нелинейной поправки, равно

U,uUa.(,-.p(n;),

где определяете вычитателем 2. Выходное напряжение на выходе выходного сумматора 1 равно

Uebix , U2+uU,.,,.t(n;)+QU ,.р(п-1

1Л - D Г X М

Нелинейная поправка может быть определена одним из известных способов, например

-Pi()/waKc qj(n) 3

(

j hn

где q)j(n1 - нелинейная поправка для )-го участка разбиения функции;

)( максимальное значение нелинейной поправки на J-м участке разбиения; ш - количество участков разбиения .

Использование блока 13 памяти позволяет также накладывать на восстанавливаемую функцию некоторые периодические составляющие, период которых кратен частоте разбиения на узлы |инте рп оляции.

Формула изобретения

Нелинейный интерполятор, содержащий входной регистр, выходы младших

разрядов которого соединены с управляющими входами первого и второго кодоуправляемых резисторов, а выходы старших разрядов - с адресиь ми входами блока памяти ординат узлов

интерполяции, подключенного выходом первой ординаты к входу первого цифроаналогового преобразователя, причем первый вывод первого кодоуправляемого резистора соединен с первым выводом третьего кодоуправляемого резистора и с первым входом вычитателя, а первый вывод второго кодоуправляемого резистора подключен к первому входу выходного сумматора, соединенного вторым входом с первым выводом мостового резистора, отличающийся тем, что, с целью повышения точности восстановления функдий заданных с равномерным шагом разбиения по аргументу, в него дополнительно введены с второго по четвертый цифроаналоговые преобразователи, пятый кодоуправляемый резистор, инвертор кода и блок памяти нелинейной поправки, подключенный адресными входами к выходам младших разрядов входного регистра и входу инвертора кода, а выходами -к управляющим входам пятого кодоуправляемого резистора.

соединенного первым выводом с шиной нулевого потенциала интерполятора, а вторым выводом - с первым вьгеодом масштабного резистора, подключенного вторым выводом к выходу вычитателя, второй вход которого соединен с первыми выводами второго и четвертого кодоуправлиемых резисторов, причем управляющие входы третьего и четвертого кодоуправляемых резисторов подключены к выходам инвертора кода, выход каждого цифроаналогового преобразователя соединен с вторым выводом соответствующего кодоуправляемого резистора, а входы второго, третьего и четвертого цифроаналоговых преобразователей подключены к выходам второй, четвертой и третьей ординат блока памяти ординат узлов интерподугции соответственно.

-f

Строб запаса

фиг t

и / иг

и§ш

и„

Изобретение относится к области автоматики и гибридной вычислительной техники и может быть шспользова-но в аналоговых и аналого-цифровых вычислительных и управляющих устройствах и системах. Целью изобретения является повышение точности восстановления функций, заданных с равномерным шагом разбиения по аргументу. Поставленная цель достигается за Счет введения с второго по четвертый цифроаналоговых преобразователей, пятого кодоуправляемого резистора, инвертора кода и блока памяти нелинейной поправки. Использование блока памяти позволяет также накладьгоать на восстанавливаемую функцию некотоi рые периодические составляющие, период которых кратен частоте разбие(Л ния на узлы интерполяции. 2 ил.