Устройство двухступенчатого аналого-цифрового преобразования Советский патент 1986 года по МПК H03M1/44 

to

О) Од Изобретение относится к импульсной технике и предназначено для быстрого преобразования аналоговых электрических сигналов в цифровой двоичный код в измерительных приборах, системах связи и цифровом телевидении. Цель изобретения - повышение быстродействия устротетва. На фиг. 1 представлена структурная схема устройства двухступенчатого аналогоцифрового преобразования; на фиг. 2 - эпюры пaнpяжeнViй в аналоговой части устройства; па фиг. 3 - диаграммы состояний цифровых элементов. Устройство содержит первый и второй 2 блоки выборки и запоминания, первый 3 и второй 4 блоки аналогового вычитания, аналоговый переключатель 5, аналого-цифровой преобразователь 6 (АЦП), сумматор 7, .коммутатор 8, регистр 9 памяти, счетчик 10, цифроаналоговый преобразователь 1 (ЦАП) элемент ИЛИ-НЕ 12, сдвоенный компаратор 13, источник 4 опорного напряжения, элемент ИЛИ 15, распределитель 16 импульсов и генератор 17 опорной частоты. Устройство работает следующим образом. В начале текущего цикла преобразования на четвертом выхйде распределителя 16 импульсов появляется импульс записи и напряжение входного сигнала фиксируется первым блоком 1 выборки и запоминания (фиг. 2а), с выхода которого оно подается на второй и первый входы соответст венно первого 3 и второго 4 блоков аналогово1о вычитания. Одновременно на второй входвторого блока 4 ан1алогового вычитания поступает с выхода второго блока 2 , выборки и запоминания напряжение предыдущей выборки (фиг. 26), которое передано во второй блок 2 выборки и запоминания из первого блока 1 выборки и запоминания по сигналу с первого выхода распределителя 16 импульсов в предыдущем цикле преобразования. На первый Е;ход первого блока 3 аналогового вычитания подается ступенчатое пилообразное напряжение, формируемое счетчиком 10, на вход которого с частотой взятия отсчетов поступают импульсы с четвертого выхода распределителя 16 импульсов, и ЦАП (фиг. 2в). Величина каждой ступени этого напряжения равна , а длительность соответствует количеству ЦИК.ПОВ преобразования, в течение которых не изменяется состояние старших разрядов счетчика 10, подключенных к входу ЦАП 11. При числе младших разрядов счетчика 10, равном т, частота изменения состояния его старнт.х разрядов, а значит, и частота цифроаналогового преобразования, меныне частоты взятия отсчетов в раз. На выходе первого блока 3 аналогового вычитания образуется разность между напряжениями текущей выборки и ступенчатым пилообразным (фиг. 2г), а на ыходе второго блока 4 аналогового вычк ания - разность между напряжениям:. екущей и предыдущей выборок. &ти разостные напряжения поступают на входы, налогового переключателя 5, уйравление оторым осуществляется с помощью сдвонного компаратора 13, элемента .ИЛИ-НЕ 12 и элемента ИЛИ 15. На второй и треий входы сдвоенного компаратора 13 с исочника 14 опорного напряжения подаются пороговые напряжения и --j-foПервый блок 3 аналогового вычитания, счетчик 10, ЦАП 11, сдвоенный компаратор 13 и источник 14 -опорного напряжения образуют первую ступень устройства, двухступенчатого аналого-цифрового преобразования. С помощью первой ступени производится анализ уровня текущей выборки с крупным щагом , равным полной щкале АЦ-П 6, стоящего во второй ступени и обеспечивающего квантование с мелким шагом. Если разность между напряжением текуи.1.ей выборки и ступенчатым пилообразным, поступающая на первый вход сдвоенного компаратора 13 с выхода первого блока 3 аналогового вычитания, не превыщает о по абсолютной величине (фиг. 2г, циклы 1 и 2), то сдвоенный компаратор 13 формирует логический «О, который подается на второй вход элемента ИЛИ 15 (фиг. За, циклы 1 и 2). В противном случае на второй вход элемента ИЛИ 15 поступает логическая «1. На первый вход элемента ИЛИ 15 с выхода элемента ИЛИ-НЕ 12 подается логическая «1 в тех циклах преобразования (фиг. 36),когда на выходах всех младщих разрядов счетчика 10 появляются логические «О, что соответствует моменту переключения ЦАП 11 (на фиг. 2в участки ступенчатого пилообразного напряжения заштрихованы). Если в данном циклевыходное напряжение ЦАП 11 не изменяется, то на перв1 1и Е1ход элемента ИЛИ 15 подается логический «О. Таким образом, логический уровень на выходе элемента ИЛИ 15 зависит .от результата анализа первой ступенью устройства напряжения текущей выборки и от того, происходит ли переключение ЦАП 11 в данном цикле преобразования. Этот логический уровень определяет режим работы второй ступени устройства, в которую входят аналоговый переключатель 5 и АЦП 6. Вторая ступень устройства выполняет точное аналого-цифровое преобразование с мелким шагом который для /-разрядного .АЦП 6 равен 2/:о/2.. При наличии логической «1 на выходе элемента ИЛИ 45 (фиг. 2д, Зе, циклы 1,3,4,5...) с входом АЦП 6 через аналоговый переключатель 5 соединяется выход второго блока 4 аналогового вычитания, а коммутатор 8 находится в таком состоянии, когда выходы регистра 9 памяти подключены к вторым входам суКчматора 7. На вход параллельного АЦП 6 с выхода второго блока 4 аналогового вычитания поступает разность напряжений текущей и предыдущей выборок (фиг. 2е, циклы 1,3,4,5). Устройство работает в таком режиме, когда происходит переключение ЦАП М, или когда напряжение текущей выборки отличается от ступенчатого 11илробразного на величину, по абсолютному значению больщую, чем Ео, АЦП 6 является биполярным, с рабочим диапазоном входных напряжений от -Ео до Полученное после преобразования цифровое значение разности между текущей и предыдущей выборками с выхода АЦП 6 подается на первые входы сумматора 7 (фиг. Зг). На вторые входы сумматора 7 через коммутатор 8 поступает с выхода регистра 9 памяти цифровое значение предыдущей выборки (фиг. Зе, циклы 1,3,4,5). В результате на выходе сумматора 7 образуется двоичный код текущей выборки, который в конце цикла преобразования записывается в регистр 9 памяти (фиг. Зж, циклы 1,3,4,5). Управление работой АЦП 6 и регистра 9 памяти осуществляется импульсами, поступающими с второго и третьего выходов распределителя 16 импульсов соответственно. На этом заканчивается цикл преобразования текущей выборки. Если в данном цикле преобразования не происходит переключения ЦАП 11 и напряжение текущей выборки отличается от ступенчатого пилообразного не более, чем на о, то на выходе элемента ИЛИ 15 появляется логический «О (фиг. 2д, Зв, цикл 2), и вторая ступень устройства переходит в режим квантования разности между напряжениями текущей выборки и ступенчатым пилообразным. При этом с входом АЦП 6 через аналоговый переключатель 5 соединяется выход первого блока 3 аналогового вычитания, а коммутатор 8 находится в та-ком состоянии, когда к вторым входам сумматора 7 подключены выходы старших разрядов счетчика 10, на которых сформировано цифровое значение ступенчатого пилообразного напряжения (фиг. 3d). Разность напряжения текущей выборки и ступенчатого пилообразного напряжения поступает с выхода первого блока 3 аналогового вычитания на вход АЦП 6 (фиг. 2е, цикл 2), на выходах которого после преобразования образуется цифровое значение этой разности, поступающее на первые входы сумматора 7 (фиг. Зг, цикл 2). На вторые входы сумматора 7через коммутатор 8 подается с выходов старщих разрядов счетчика 10 цифровое значение ступенчатого пилообразного напряжения (фиг. Зе, цикл 2). Полученный после сложения двоичный код те-кущей выборки вводится в регистр 9 памяти (фиг. Зж, цикл 2). Данный режим работы устройства эквивалентен квантованию абсолютного значения текущей выборки, так -как известно точно цифровое значение ступенчатою пилообраз- . него напряжения. Очевидно, что в этом режиме устройство работает не реже однсмч) раза за период ступенчатого пилообразного напряжения, а в остальных циклах аналого-цифровому преобразованию подвергаеся разность между двумя соседними выборками, т. е. производится относительное квантование с последующим восстановлением абсолютного значения выборки в цифровой форме. Периодически повторяемое абсолют- ное квантование устраняет свойственное относительному квантованию накопление ошибок. Кроме того, в тех циклах преобразования, когда переключается ЦАП 11, устройство работает трлько в режиме относительного квантования, благодаря чему исключается влияние переходных процессов ЦАП 11 на точность аналого-цифрового преобразования. Частота цифроаналогового преобразова- . ния в предлагаемом устройство в раз меньше частоты взятия выборок (п выбирается равным 4-8, соответственно ), и быстродействие цифроаналогового преобразователя не влияет на быстродействие всего устройства. Исключается и влияние переходных процессов в цифроаналоговом преобразователе, так как с момента их возникновения до момен.та их окончания устройство работает в режиме относительного квантования, и выходное напряжение цифроаналогового преобразователя не участвует в формировании цифровых значений от- . счетов сигнала. Благодаря тому, что для реальных источников сигнала соседние выборки достаточно сильно коррелированы, разность между ними в среднем значительно меньще их абсолютных значений. Так как в режиме относительного квантования требуемая разрядность АЦП 6 оттределяется разностью между двумя соседними выборками, он может иметь малое число разрядов без снижения точности аналого-цифрового преобразования. В режиме абсолютного квантования требование к разрядности АЦП 6 не повышается, потому что в этом случае на вход АЦП 6 поступает напряжение, не превышающее по абсолютной величине порогового напряжения о, которое может быть выбрано достаточно малым. Сокращение разрядности аналого-цифрового преобразователя 6 позволяет повысить его быстродействие. Формула изобретения Устройство двухступенчатого аналогоифрового преобразования, содержащее анаого-цифровой преобразователь, выходы коорого соединены с первыми информациоными входами сумматора, цифроаналоговый реобразователь, выход которого соединен с ервым входом первого блока аналогового ычитания, коммутатор, отличающееся тем, то, с целью повышения быстролействия. в него введены первый и второй блоки выборки и запоминания, второй блок аналогового вычитания, аналоговый переключатель, регистр памяти, счетчик, элемент ИЛИ -НЕ, элемент ИЛИ, сдвоенный компаратор, источник опорного напряжения, распределитель импульсов, генератор опорной частоты, выход первого блока выборки и запоминания подключен к втброму и первому входам соответственно первого и второго блоков аналогового вычитания, а через, второй блок выборки и запоминания - к второму входу второго блока аналогового вычитания, выходы первогог и второго блоков аналогового вычитания соединены с первым и вторым информационными входами ан алогового переключателя, выход которого подключен к аналоговому входу аналого-цифрового преобразователя, при этом вторые информационные входы сумматора подключены к выходам коммутатора, а выходы соединены через регистр памяти с выходными шина.ми и первыми входами коммутатора, вторые входы которого объединены с входами цифроаналогового преобразователя и соединены с выходами старших разрядов счетчика, выходы младших разрядов которого подключены к входам элемента ИЛИ-НЕ, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом сдвоенного компаратора, первый вход которого пбдключен к выходу первого блока аналогового вычитания, а ВТорой и третий входы - к выходам источника опорного напряжения, выход элемента ИЛИ соединен с управляющими входами аналогового переключателя и коммутатора, а управляющие входы в-торого.блока выборки и запоминания аналого-цифрового преобразователя и регистра памяти соединены соответственно с первым, вторым и третьим выходами распределителя импульсов, вход которого соединен с выходом генератора опорной частоты, а четвертый выход соединен с входом счетчика и управляющим входом первого блока выборки и запоминания, информационный вход которого является входной шиной. «-a-u- f-.

Изобретение относится к импульсной технике и предназначено для быстрого преобразования аналоговых электрических сигналов в цифровой двоичный код в измерительных приборах, системах связи, цифровом телевидении. Изобретение позволяет повысить быстродействие устройства, содержащего аналого-цифровой преобразователь 6, сумматор 7, цифроаналоговый преобразователь 11, первый блок 3 аналогового вычитания, коммутатор 8, за счет введения в него первого I и второго 2 блоков выборки и запоминания, второго блока 4 аналогового вычитания,аналогового переключателя 5, регистра 9 памяти, счетчика 10, элемента ИЛИ-НЕ 12, элемента ИЛИ 15, сдвоенного компаратора 13, источника 14 опорного напряжения, распределителя 16 импульсов, генератора 17 опорной частоты. 3 ил. с