Устройство для двухступенчатогоАНАлОгО-цифРОВОгО пРЕОбРАзОВАТЕля Советский патент 1981 года по МПК H03K13/02 

(54) УСТРОЙСТВО ДЛЯ ДВУХСТУПЕНЧАТОГО

АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ калибровки цифроаналогового преобразователя, управляющие выходы комм татора соединены с адресным входом блока памяти и с управляющим входом последовательного аналого-цифрового преобразователя, выходы которого соединены с входами записи блока па мяти, а выходы блока памяти подключены ко вторым входам сумматора. На чертеже приведена функциональ ная блок-схема устройства для двухступенчатого аналого-цифрового прео разования. В устройстве выходы первого пара лельного аналого-цифрового преобразователя 1 соединены через цифроаналоговый преобразователь 2 с входом блока 3 аналогового вычитания, второй вход которого подключен к шине 4 входного сигнала, соединенно также с входом параллельного аналог цифрового преобразователя 1,выход блока 3 аналогового вычитания соеди нен с информационным входом последо вательного аналого-цифрового преобразователя 5, выходы которого соеди нены с первыми входами сумматора 6, выходами подключенного к шинам 7 выходного сигнала. Вторые входы сумматора б подключены к выходам блока 8 памяти, входы записи которо го соединены с выходом последовател ного аналого-цифрового преобразователя 5. Адресные входы блока 8 памяти и управляющий вход последовате ного аналого-цифрового преобразователя 5 соединены с управляющими выходами коммутатора 9, информационны выходы которого соединены с входами калибровки цифроаналогового преобра зователя 2; входы коммутатора 9 подключены к шинам 10 подачи эталон ных кодов и выходам первого паралле ного аналого-цифрового преобразователя 1. Устройство работает следующим образом. В режиме калибровки с шин 10 подачи этгшонных кодов через коммутатор 9 кодовые слова поступают на входы калибровки ЦАПа 2. Поскольку .во время калибровки входной сигнал отсутствует, информации на другом входе ЦАПа 2 нет. ;Выходные напряжения ЦАПа 2 проход-ят через блок 3 аналогового вычитания без изменения на АЦП 5 второй ступени. Одновременно кодовые слова из коммутатора 9 поступаю и на адресный вход блока 8 памяти как адреса для соответствующих выходных кодов с АЦП 5, поступающих на вхЮды записи блока- В памяти. Таким образом, малоразрядный неточный ЦАП 2 калибруется точным многоразрядным АЦП 5. Такая калибровка проводится периодически во время работы, чтобы учесть не тольк неточности ЦАПа, но и его температурную нестабильность. В режиме измерений сигнал с входной шины 4 поступает одновременно на параллельный АЦП 1 и на вход блока 3 аналогового вычитания, в котором выделяется разность входного сигнала и выходного, напряжения ЦАПа 2. Это выходное напряжение является аналоговым эквивалентом цифрового слова,поступившего на ЦАП 2 с первого параллельного АЦП 1 (сигнал на входе калибровки ЦАПа 2 в этом режиме отсутствует) . Разность входного сигнала и выходного напряжения ЦАПа 2 кодируется последовательным АЦП 5 и в сумматоре б складывается с цифровым словом из блока 8 памяти. При этомвыборка этого слова осуществляется на основе сигналов на адресном входе блока 8 памяти, поступивших через коммутатор 9 с АЦП 1. Запуск последовательного АЦП 5. осуществляется через вход управления от управляющего выхода коммутатора 9, Таким образом, работа данного устройства для аналого-цифрового преобразования характеризуется тем, что при измерении в качестве кода старших разрядов в суммировании принимает участие их точный многоразрядный эквивалент, определенный на текущий промежуток в.ремени в режиме калибровки. Это позволяет снизить дифференциальную нелинейность быстродействующего с 50% до 3-5%, что приводит к существенному повышению точности преобразования. Формула изобретения Устройство для двухступенчатого аналого-цифрового преобразования, содержащее параллельный аналого-цифровой преобразователь, выходы которого через цифроаналоговый преобразователь соединены со входом блока аналогового вычитания, второй вход которого подключен к шине входного сигнала, соединенной также с входом параллельного аналого-цифрового преобразователя , выход блока аналогового вычитания соединен с информационным входом последовательного ана.г;ого-цифрового преобразователя, выходы которого соединены с первыми входами сумматора, отличающееся тем, что, с целью повышения точности преобразования, оно содержит когФ1утатор и блок памяти, причем входы коммутатора подключены к выходам параллельного аналого-цифт рового преобразователя и шинам подачи эталонных кодов, информационные выходы коммутатора соединены с входйми калибровки цифроаналогового

преобразователя, управляющие выходы коммутатора соединены с адресным входом блока памяти и с управляющим входом последовательного аналогоцифрового преобразователя, выходы которого соединены с входами записи блока памяти, а выходы блока памяти подключены к вторым входам сумматора.

Источники информации, принятые во внимание при Э1 спертизе

1.Патент Франции 2310036, кл, Н 03 К 13/02, 1977.

2.Цифровые электроизмерительные приборы. Под ред. В.М. Шпяндина. 1972, с. 352-353, рис. 9-18 (прототип) .