Устройство для определения динамическихХАРАКТЕРиСТиК пРЕОбРАзОВАТЕлЕй Советский патент 1981 года по МПК G01R29/00 

1

Изобретение относится к электроизмерительной технике и предназначено для измерения динамических параметров (апертурного времени - минимального времени преобразования, минимального времени задержки, максимальной частоты преобразования) и определения на их основе различных динамических характеристик, а также для метрологической аттестации и поверки быстродействующих аналого-цифровых (АЦП) и цифроаналоговых (ЦАП) преобразователей с переменной и постоянной длитель ностью цикла преобразования независимо от способа организации управления запуском преобразователей.

Известны устройства для измерения динамических параметров (времени нарастания, времени установления переходной характеристики) АЦП с использованием испытательных сигналов стандартной формы, содержащие ЦАП (для формирования входного образцового сигнала АЦП), цифровую линию задержки, блок синхронизации, генератор тактовых сигналов, ключевой элемент и блок обработки 1,

Недостатками этих устройств являются трудности точного (сотые доли процента) определения реакции АЦП на

испытательный сигнал, особенно значительными в условиях нестабильности последнего.

Известно также устройство для определения динамических характеристик преобразователей, содержащее цифроаналоговый преобразователь, подключенный через аналого-цифровой преобразователь к первому входу блока об0работки, генератор тактовых сигналов, связанный с управляемым делителем частоты и выходной зажим устройства, в этом устройстве максимальная частота преобразования АЦП определяется в про5цессе изменения частоты генератора тактовых сигналов 2 ..

Недостатком устройства являются узкие функциональные возможности.

Цель изобретения - расширение

0 функциональных возможностей устройства.

Поставленная цель достигается тем, что устройство для определения динамических характеристик преобразова5телей, содержащеецифроаналоговый преобразователь, подключенный через аналого-цифровой преобразователь к первому входу блока обработки, гене ратор тактовых сигналов, связанный с

0 управляемым делителем частоты, и выходной зажим устройства, снабжено двумя счетчикамиf генератором пилообразного напряжения, компаратором, генератором ступенчато изменяющегося наряжения, элементом задержки, пятью элeмeнтa ли ИЛИ, двумя элементами И, одновибратором, шестью триггерами и ,лючом, первый вход которого связан с выходом управляемого делителя частоты, выход - с первым входом первого триггера, а второй вход одним выходом блока обработки, другой выход которого через последовательно соединенные первый элемент ИЛИ, первый счетчик и генератор ступенчато изменяющегося напряжения подключен к первому входу компаратора, выход которого соединен со входом первого счетчика и входом аналого-цифрового преобразователя, выход первого триггера связан с третьим входом ключа, входом элемента задержки и первыми входами второго, третьего и четвертого элементов ИЛИ, причем выход первого счетчика через второй счетчик подключен ко второ 4у входу блока обработки и к первому входу второго триггера, первый выход которого связан с первыми входами третьего и четвертого триггеров, второй выход второго триггера соединен с первЫ| ш входа1 т пятого и шестого триггеров, второй вход первого триггера связан с вторым и третьим вxoдa и третьего триггера, вторыми входами четвертого, пятого и шестого 1риггеров, вторым входом второго триггера, первым входом первого элемента ИЛИ, первым входом второго счетчика и выходом одновибратора, вход которого подключен к выходу пятого элемента ИЛИ, первый вхо которого соединен с третьим выходом блока обработки, второй вход пятого элемента ИЛИ связан с выходом шесто)7О триггера и с выходным зажимом устройства, при этом выход элемента задержки через генератор пилообразного напряжения подключен ко второл{у вход компаратора, выход третьего триггера связан с третьим входом пятого триггера, с первым входом одного элемента И и вторым входом второго элемента ИЛИ, выход пятого триггера соединен с третьим входом четвертого триггера с вторым входом третьего элемен. та ИЛИ и с первым входом другох-о элемента И, связанного входом с выходом четдертого элемента ИЛИ, вход которогст соединен с выходом четвертого триггера и с третьим входом шестого триггера, при этом выходы второго элмента ИЛИ, а также одного и другого элементов И подключены к соответствующим входам цифроаналогового преобразователя ,

На чертеже представлена схема предлагаемого устройства.

Устройство содержит блок 1 обработки, аналого-цифровой преобразователь 2 с измерительным входом 3,входом 4 запуска, кодовым выходом 5 и выходом б сигнала конца преобразования, генератор 7 тактовых сигналов, цифроаналоговый преобразователь 8, управляемый делитель 9 частоты сигналов, ключ 10, элемент 11 задержки, триггеры 12 - 17, элементы 18 - 22 ИЛИ, элементы 23-24 И, входы 25 синхронизации и входы 26.сброса триггеров генератор 27 пилообразного напряжения компаратор 28, генератор 29 ступенчатого применяющегося напряжения, одновибратор 30, первый 31 и второй 32 счетчики, выходной зажим 33 устройства.

Устройство автоматически измеряет апертурное время АЦП, определяет зависимость этого времени от уровня входного преобразуемого напряжения АЦП и тем самым обеспечивает возможность определения других, производных от упомянутых, динамических характеристик АЦП. Для этого в устройстве формируется набор ступеней (уровней) образцового входного преобразуемого напряжения АЦП,При этом продолжительность ступени каждого уровня уменьшается от максимального до минималь-, ного значения грубо и потом плавно - до появления динамической погрешности АЦП. Тем самым определяется апертурное время АЦП для каждого уровня входного сигнала и соответствующая динамическая погрешность АЦП,в частности минимальная.

Устройство работает следующим образом (рассмотрим режим контроля характеристик АЦП) .

В исходном состоянии ключ 10 закрыт, выходные сигналы триггеров 1315 равны нулю и тем самым блокируются элементы 23 и 24 и, следовательно, исключается передача сигналов на входы образцового ЦАП, начиная со входа второго разряда. Оба счетчика 31 и 32 находятся в нулевом состоянии. ЦАП 8 по сигналам триггера 12, управляемого сигналами генератора 7, по мере переключения триггеров 13 - 15 формируетпоследовательные группы прямоугольных сигналов напряжения различного уровня, длительность которых регулируется изменением коэффициента пересчета управляемого делителя 9 по командам блока 1 обработки. Таким образом, период следования тактовых сигналов после его растяжения делителем 9 и триггером 12 определяет длительность существования установленного уровня выходного напряжения ЦАП 8. В исходном состоянии коэффициент пересчета делителя устанавливают таким , чтобы период следования тактовых сигналов на выходе делителя 9 был, например, заведомо больше времени преобразования, при котором динамическая погрешность АЦП 2 равна нулю. Выходные сигналы триггера 12 с началом действия устройства поступают на вход ЦАП 8 только один из элементов 18-20, непосредственно присоединенный Ко вхо первого разряда. По последовательно ти этих сигналов на выходе ЦАП 8 формируется образцовое напряжение прямоугольной форки первого наимень шего уровня, равного кванту. Входы всех остальных разрядов ЦАП 8 при этом блокированы нулевыми сигналами триггеров 13-15, приложенными ко вх дам всех соответствующих элементов 23 и 24 по входным цепям этих разрядов через соответствующие элементы 18-20. По сигналу блока 1 открывается ключ 10, первым тактовым сигналом, появившимся на выходе управляемого делителя 9, переключается триггер 1 с постоянной временной згщержкой в элементе 11 сигналом триггера 12 за пускается генератор 27 пилообразног напряжения. С появлением второго та тового сигнала триггер 12 возвращается в первоначальное состояние, вы ходным сигналом своим блокируя ключ 10. Генератор 27, генератор 29 и ком паратор 28 образуют блок регулируемой временной задержки выходного сигнала триггера 12. Регулирование задержки осуществляется изменением уровня выходного напряжения генера-. тора 29. Задержанный сигнал с выход компаратора 28 передается в цепь за пуска АЦП 2 и последовательно соединенных счетчиков 31 и 32. Длительность выходного сигнала триггера 12 определяет продолжитель ность существования установленного уровня ЦАП 8, а разность между этой продолжительностью и временем задерж ки запуска АЦП 2 относительно момен та переключения триггера 12 обусловливает продолжительность уровня сиг нала на измерительном входе 3 АЦП 2 в течение которой допускается Кодирование этого уровня. При нулевой задержке выходного сигнала компаратора 28 АЦП 2 запускается с постоянной временной задержкой относительно начала переключения триггера 12 и включения ступени выходного напряжения ЦАП 8, тем самым обеспечивается начало аналогоцифрового преобразования после завер шения переходных процессов ЦАП 8. Та как время задержки элемента 11 выбирается заведомо большим переходным процессов ЦАП 8, то это позволяет ис лючить погрешности измерений из-за начальной нестабильности уровня образцового напряжения при его установ лении . Время задержки регулируется в пре делах продолжи т €1льн ости сигнала триг гера 12.В исходном состоянии это вре устанавливают максимальным, что обес печивается заданием максимального выходного уровня напряжения цифрового енератора 29. Измерения начинают с максимальной продолжительности существования установленного уровня ЦАП 8, т.е. при мак симальном коэффициенте делителя 9. Если при установленном уровне напряжения ЦАП 8 и заданной длительности существования этого уровня динамическая погрешность преобразования равна нулю, то блок 1 вырабатывает сигнал на изменение коэффициента пересчета управляемого делителя 9, и тем самым уменьшается длительность существования кодируемого уровня напряжения ЦАП 8. Длительность уровня при этом изменяется грубо дискретно на величину периода тактовых импульсов. Одновременно с каждым изменением коэффициента пересчета управляемого делителя 9 сигналом блока 1, переданным через элемент 21, счетчик 31 сбрасывается в нулевое состояние. Если динамическая погрешность кодирования данного уровня по мере уменьшения его длительности оказывается отличной от нулевой, то блок 1прекращает формирование сигналов на изменение коэффициента пересчета управляемого делителя 9. После этого начинается цикл измерения динамической погрешности для ряда длительностей установленного уровня сигнала на измерительном входе АЦП 2, ограниченных смещаемыми моментами запуска АЦП 2и моментами окончания (принятия тождественно нулевого значения) сигнала ЦАП 8. Измерения ведутся в режиме накопления. Уменьшение задерж ки сигнала запуска ЦАП 8 выполняется по сигналам счетчика 31. С каждым выходным сигналом счетчика 31 уровень вы- .. ходного напряжения генератора 29 уменьшается на одну ступень, вследстви-; чего уменьшается задержка- сигнала на выходе компаратора 28 относительно начала установления ЦАП 8. Тем саNbiM увеличивается продолжительность существования сигнеша на измерительном входе ЦАП 2 после его запуска, в течение которого допускается кодирование этого сигнала. Коэффициент пересчета счетчика 31 определяет число тактов кодирования в режиме накопления результатов. Счетчик 32 определяет число различных длительностей,для которых при установленном уровне ЦАП 8 необходимо измерить динамические погрийности . Таким образом, счетчики 31 и 32 позволяют определить зависимость между динамической погрешностью и соответствующей продолжительностью измеряемого сигнала при постоянстве его уровня. В соответствии с сигналом сдатчика 31 блок обработки вычисляет среднее значение динамической погрешности кодирования данного уровня при его соответствующей продолжительности мз и;.;сде АЦП 2, Время существования урСЯвл напряжения, в течение которого прс-я вл я е т ся ди н ами ч е с It а к п о Ip емга о с г ь . обусловлено конечным временем переходных процессов АЦП 2 и равно ej.fi, Оно определяется как разность между временем периода следования тактовых сигналов ( с учетом коэффициента деления управляемого делителя 9 и григгера 12) и cyNn-юй постоянного времени задержки элемента 11 и регулируемого времени задержки сигнала на тзыходе компаратора 28, которым запускается АЦП 2, После вычисления среднего значения погрегиности при данной текущей задержке запуска ВДП 2,блок 1 формирует очередной сигнал управления ключом 10. После получения всех оценок Д.ПЯ данного уровня сигнала ДАН 8 счетчик 32 форк-шрует сигнал переключения ступени ЦДП 8, ко7;орнй одновременно передается в блок 1,

Выходными сигналами счетчика 32 переключается триггер 17 который, в свою очередь,, последовательно переключает триггеры 13-15 из нулевого положения в одиночное.

: D-триггеры 13-15 образуют распределитель выходных сигналов счетчика 32. В исходном состоянии иа входы D этих триггеров (за исключением первого из них в цепи входа первотч разряда ЦАП 8) поступают нулевые с,лт налы, а ко входам сброса всех триггеров приложен единнчный сигнал одковн-братора 30 - С появлением первого выходного сигнала счетчика 32 и переключением триггера. 17 переключает-ся первый из DTpvirrepOB - 13 в цепи

формирования первой ступени БЫХОДНОГ напряжения ЦАП 8, Однако связанный с ним следующий В-триггер 14 ке переключается, хотя на его П--входе появляется единичный сигнал, Tai-r как ко входу синхронизации этого триггера оказывается приложенным нулевой сттг-вал со второго выхода триггера i/. Таким образом все остальные D-триг геры с появлением первого выко.гдного сигнала счетчика 32 остаются в .исходном положении.,

С переключение первого из 0- Трк:ггеров 13 ко входу первогю разря,ЦЕ ЦАП 8 через соответствующий эл.2-.1ент .18-20 оказывается постоянно приложек яым ,(единичный сигнал зто.го ipHr/eps. и н выходе ЦАП 8 устанав.литэаегся постоянное напряжение первого мл- чдщего уровня, равное кванту, С переключением первого D триггера 13 его единичный сигнал одновременно поступает и на элемент 23 в цепи второго разряда ЦАП 8 и, тем , -входпая Цепь этого разряда подготаЕл:изается для передачи сигналов счетног триггера 12, По сигналам триггера 12 на выходе ЦАП 8 фор|уюрук)тся прямо.угольные сигналы, изменяющиеся также

на ве. ;.ji::y кванте, но теперь уже от уста;::овленного постоянного уровня, Е cyujMapt-ibin уровень выходного сигна.па ;(остигзет таким образо-vi максимапько двух квантов.

Далее работа устройства продолжается аналогично.

Допустим, что АЦП 2 контролируется по всей совокупности уровней квантования. В зтог-1 случае ЦАП 8 должен выдава.гь все уровни квантования АЦП 2 с интервалом в один квант. Подобный ЦАП целесообразно строить описанным образом по принципу преобразования параллельного единичного кода в напряжение но в виде нескольких декад различного разряда,. При этом номинал резисторов каждой декады ЦАП 8 более старшего разряда отличается от .тнала резисторов соседней млалией декады на -десятичный порядок. Поэтому после завершения цикла формирования и кодировани девятого уровня образцового сигнала данной дек.адн ЦАП 8 с постугшением соо-тветствуюцего сигнала счетчика 32 переключается триггер 16, его выходным сигналом запускается первый разряд декад соседнего,- более старшего разряда одновременно включается одновибратор 30; котор-ай сбрасывает данну лека;ду в исходное сос-тояние. Затем г процес,с фор 4 -1рования ступеней выходного напрмнения сброшенной з исходное состояние Ьиадшей декадой ЦДП 8 повторяется, нсз уже от пос.ле,11Овательно d).j:i yем1:ЗХ poBHe-J старших разрядов сосе::не;:-: /le ка.п.ы,, а затем и остальных болев сгариих дека.ц,

Гйн.зр.атор / Тс1.: говнх импульсов раСоГа-ат непрерывно,, его частота выбирав г-я чглодя из кгиимат-ъко возможного времени преобразования аттестуе;-v: x йЦП 2, т,е, достаточно высокой. Но каждс Й псследую::;ий запуск АЦП 2 и яодкрованке уровня напр ;женияг формкруамого Ц/:.Г, 8, прог

сходит только ПОС ле ТС1Г,О I-Ксп-.г в блок

1 .передан результа npepbmaioFiiero цикла ПЕ еобразовани я, где ок сравнинэется с истинным значением -зтогс уровня, или вычисляется среднее з-йчение погрешности, Пoэтo Iy исполь: уемуй старт-стопный асинхронный ре2::г1м работы позволяет ;лрименять в устройс-г-эе блок 1 быстродействия не.; азэиснмо от частоты тактового генерачор;- и л;ремг;ни преобразования АЦП 2

; :..;;.:....ij;j;jr ; эьачений уровней по1.р. . оредваригельно ггрк auj-n-i P. 2 п статическом режии коды храня-гся Б памяти блока ав-пяваются с ifCvna.-n-f соответстуровней, nojj;,; use.t;ix при работе в дкнамическ;;.л ре;:;име, ле по.лучения ог еис-:; динамическо ност;- по всей ::м;-.- ;е АЦП 2 б.лок 3 элзмент 22 ;за;-|ускает одновиб30 и все устрокст о сбрасыЕ исходное состо 1ние. Предлагаемое изобретение позволяет измерять время задержки многих других элементов импульсной и цифровой техники и вообще приемников электрических сигналов путем сдвига момента запуска АЦП относительно момен та включения испытуемого элемента до тех пор, пока АЦП не -зафиксирует пос тоянства выходного сигнала испытуемого элемента. Таким образом, устройство обладает широкими функциональными возможностями. Оно может быть применено для измерения динамических параметров и определения на их основе различных динамических характеристик а также для метрологической аттестации и поверки А11,П(в том числе компар торов), ЦАП и ряда других элементов импульсной и цифровой техники, всевозможных приемников электрических сигналов и пр. Формула изобретения Устройство для определения динами ческих характеристик тгреобразователей, содержащее цифроаналоговый преобразователь, подключенный через аналого-цифровой преобразователь к первому входу блока обработки, генератор тактовых сигналов, связанный с управiляемым делителем частоты, и выходной зажим устройства, отличающе с я тем, что, с целью расширения функциональных возможностей, устройство снабжено двумя счетчиками, генератором пилообразного напряжения, компаратором, генератором ступенчато .изменяющегося напряжения, элементом задержки, пятью элементами ИЛИ, двум элементами И, одновибратором, шестью триггерами и ключом, первый вход которого связан с выходом управляемого делителя частоты, выход - с пер вым входом первого триггера, второй вход - с одним выходом блока обработки, другой выход которого через последовательно соединенные первый элемент ИЛИ, первый счетчик и генератор ступенчато изменяющегося напряжения подключен к первому входу компаратора, выход которого соединен со ВХОдом первого счетчика и входом аналого-цифрового преобразователя, выход первого триггера связан с третьим входом ключа, входом элемента задержки и первыми входами второго, третьего и четвертого элементов ИЛИ, причем выход первого счетчика через второй счетчик подключен ко второму входу блока обработки и к первому входу второго триггера, первый выход которого связан с первыми входами третьего и четвертого триггеров, второй выход второго триггера соединен с первыми входами пятого и шестого триггеров, второй вход первого триггера связан с вторым и третьим входами третьего триггера, вторыми входами четвертого, пятого и шестого триггеров, вторым входом второго триггера, первым входом первого элемента ИЛИ, первым входом второго счетчика и выходом одновибратора, вход которого подключен к выходу пятого элемента ИЛИ, первый вход которого соединен с третьим выходом блока обработки, второй вход пятого элемента ИЛИ связан с выходом шестого триггера и с выходным зажимом устройства, при этом выход элемента задержки через генератор пилообразного напряжения подключен ко второму входу компаратора, выход третьего триггера связан с третьим входом пятого триггера,с первым входом одного элемента И и вторым входом второго элемента ИЛИ, выход пятого триггера соединен с третьим входом четвертого триггера, с вторым входом третьего элемента ИЛИ и с первым входом другого элемента И, связанного входом с выходом четвертого элемента ИЛИ, вход которого соединен с выходом четвертого триггера и с третьим входом шестого триггера,, при этом выходы второго элемента ИЛИ, а также одного и другого элементов И подключены к соответствующим входам цифроаналогового.преобразователя. Источники информации, принятые во внимание при экспертизе 1. Хлистунов В.Н. .Основы цифровой электроизмерительной техники, М.-Л., Энергия, 1966, с. 32-40. 2, Бородатый В.И. и др. Вопросы построения автоматизированной аппаратуры для исследования динамических характеристик быстродействующих элементов ИИС. Труды ВНИИ физико-технических радиотехнических измерений, 1975, № 25(55), с. 39-42, рис. 3.