Сумматор параллельного действия Советский патент 1960 года по МПК G06F7/50 

Известны сумматоры, использующие ферриты совместно с транзисторами. Однако в этих схемах перенос распространяется последовательно из разряда в разряд, что увеличивает общее время суммирования.

Предлагается схема сумматора с параллельной реализацией логики переноса. Она состоит из матрицы, каждый феррит которой прошит щиной опроса, запрещающими щинами инверсий от сумм и переносов, возникающих при сложении исходных чисел по модулю 2, и щиной считывания. Прошивка осуществляется таким образо.м, что феррит, который стоит в / разряде, на / строке реализует логику

Я,. / r/V-Vi Sj,,-r .... - S;Lo-S,.:Л где / -сигнал опроса,

PJ-инверсия переноса из j разряда,

Sj+fi-инверсия суммы по модулю 2 в j+к разряде.

На чертеже представлена принцишальпая с.хе.ма устройства, где А -AS-, -входы сумматора;

PI-РЭ - инверсные выходы переносов; - инверсные выходы сумм; -выходы сумм; Ci-СБ -выход результата; nil- 4-шины считывания;

2/ -элементарные сумматоры с выходами сумм л

переносов;

1:2 -выходные сумматоры; И - инвертирующие ферриты; М - матрица ЙКБОЗНОЛ переноса;

АО 126667

И - шина ннЕСртирозання результата; Ф -отдельные ферриты регистра и матрицы сквозного переноса с выходными обмоткамп; У - усилитслн-формпрователи ;1мпульсоз; ФМ - ферритные матрицы элементарных с мматоров. Дли примера на матрице сквозного переноса Л заштрихованы ферриты Ф, запрещаемые импульсом 5з.

Шина считывания Ш прошивает все ферриты данного разряда. 1 шинам считывания подключены усилителе считывания, число которых раг..но числу разрядов матрицы. На третьем этапе суммируются по модулю 2 суммы S; и переносы PI с матрицы сквозного переноса

pi --- Р -; Р р

. / Г/Предлагается видоиз.менение устройства, в котором путем введения дополнительной матрицы исключается второе сложение по модулю 2. Для этого, после первого этапа вырабатываются дополнительно сигналы + BI и Sj, а регистр для выработки 5 исключается.

В матрицу переносов в ферриты г-ного разряда вводится для запрета импульс 5/, т. е. феррит реализует логику

C,,j П(Р -ь Sj. ,.2 -I- ... -ь ,--2 -f SlIiTsj В этом случае матрица дает на выходе единицы только в тех разрядах, где отсутствовала сумма и худа пришал перенос-. Феррит дополнительной матрицы, который стоит в i разряде на /-ной строке реализует логику

С,..,. ,- + 5;,м ч ГТ§;1ТТ51Г

Единица на выходе дополнительной матрицы появится лингь в тох разрядах, где присутствует сумма и отсутствует перенос. Результат суммирования получается объединением выходов первой и второй aтpuц,

Предмет изобретения

1- Сумматор тгараллельного действия, выполненный на ферритах с прямоугольной петлей гистерезиса и транзисторах для усиления сигнала, отличающийся те.м, что, с целью повышения скорости распространения переноса, в нем применен ферритовый дешифратор (матрица) переносов, вход которого соединен с инверсным выходом дешифратора суммы и переносов, сигналы с которых служат для запрещения перемагничивания феррита, выход которого соединен с выходным сумматором по модулю 2.

2. Видоизменение сумматора по п. 1, отличающееся, тем, что, с целью устранения второго суммирования по модулю 2, применена дополнительная матрица, служащая для определения единиц кода суммы, в образовании которых не участвовал перенос.