Импульсное фазосдвигающее устройство Советский патент 1986 года по МПК H03L7/00 

IND

О)

ел

00 ел

фие.;

N3

Изобретение относится к радиотехнике и может быть использовано в радиоизмерительных устройствах.

Целью изобретения является повышение точности установки фазового сдвига импульсного фазосдвигающего устройства.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - эпюры, поясняющие принцип его работы.

Устройство содержит фазовый, де- . тектор 1, фильтр 2 нижних частот, генератор 3 импульсов, синхронный счетчик 4, задатчик 5 кода, двоичньш сумматор 6 и динамический D-триггер 7.

Первьш вход фазового детектора 1 является входом устройства. Выходы синхронного счетчика соединены с первыми входами двоичного сумматора 6, причем выход старшего разряда синхронного счетчика 4 является одновременно и выходом устройства. Выходы задатчика 5 кода соединены с вторыми входами двоичного сумматора 6, на вход переноса KOTopdro подан уровень логической единицы, а выход двоичного сумматора 6, соответствующий старшему разряду синхронного счетчика, соединен с D-входом динат мич-еского D-тритгера 7, С-вход которого соединен с объединенными выходом генератора 3 импульсов и входом синхронного счетчика 4, а выход D-триггера соединен с вторьпч входом фазового детектора 1, выход которого через фильтр 2 нижних частот соединен с входом генератора 3 импульсов.

Импульсное фазосдвигающее устройство работает следующим образом.

На первый вход фазового детектора 1 поступает входной сигнал устройства, имеющий форму симметричного меандра частоты FO (фиг. 2а) а на второй вход подается импульсное напряжение с выхода динамического D-триггера 7 (фиг. 2-н). При произвольном ненулевом коде задатчикг 5 фазового сдвига (на фиг. 2ж,з.,и показан код 0,1,0) сигнал ошибки фазового детектора 1 через фильтр 2 нижних частот регулирует частоту управляемого генератора 3 импульсов таким образом, что она становится равной

f 2. F

о

где k - разрядность синхроргного

673852

cчeтч fкa А импуаьсов, а также кода .задатчика 5 кода фазового сдвига и разрядность двоичного сумматора 6. Последовательность кодов с ::ыходов разрядов синхронного счетчика 4 импульсов (фиг. 2Ь ,.,д) поступает на первые входы двоичного сумматора 6. и суммируется в нем с управляющими кодами задатчика 5 кода фазового сдвига (фиг. 2н,|,и), поступающими на вторые входы двоичного сумматора 6. На вход переноса двоичного сумматора 6 подается уровень логической 15 единицы (фиг. 2е) и поэтому результат сложения кода эадатчика 5 кода фазового сдвига (фиг. 2ж,,и) с текущей последовательйостью кодов синхронного счетчика 4 (фиг. 2Ь ,г,) 20 увеличивается на единицу (фиг. 2к, ,гл). Сигнал k-1o выхода двоичного сумматора 6 имеет частоту повторения FO (фиг. ) и подается на информационный D-вход динамического 25 D-триггера 7, на .тактовьш С-вход которого поступают импульсы с выхода управляемого генератора 3 импульсов. В случае, если на информационном входе динамического D-триг30 гера 7 присутствует сигнал логического нуля (ф.иг, 2м) то импульсы, поступающие на С-вход динамического и-триггера 7, с в.ыхода управляемого генератора 3 импульсов, устанавливают нулевое состояние этого триггера, т.е. на выходе последнего имеет, место сигнал нулевого уровня (фиг. 2н).

Если на информационном входе дина.., мического D-триггера 7 сигнал логической единицы сменит сигнал логического нуля (фиг. 2и), то первый же импульс с выхода управляемого генератора 3 импульсов (фиг. 25), по45 ступая на тактовый С-вход D-тригге. ра 7, изменит его состояние (фиг. 2н, t), и на второй вход фазового детектора Г поступит сигнал логической единицы.

Состояние D-триггера 7 вновь из менится на нулевое (фиг. 2н, t) после установления на информационном D-входе этого D-триггера сигнала логического нуля (фиг. 2м),

55 когда на тактовый С-вход D-триггвра 7 поступит очередной импульс с выхода управляемого генератора 3 импульсов (фиг. , t).

При этом на выходе динамического D-триггера 7 формируется меандр частоты FO , который поступает на второй вход фазового детектора 1 и имеет задержку относительно сигнала на выходе k-ro разряда синхронного счёт чика 4. Эта задержка обусловлена суммированием импульсных последовательностей разрядных выходов сийхр н него счетчика 4 с единицей, имеющей место на входе переноса двоичного сумматора 6, и кодом задатчика 5 кода фазового сдвига, а также работой динамического D-триггера. 7.

Подачей единицы на вход переноса двоичного сумматора 6 компенсируется задержка сигнала на один такт работы динамического D-триггера 7.

Поскольку система фазовой автоподстройки поддерживает равенство фаз между входным сигналом (фиг. 2а) и сигналом на выходе динамического D-триггера 7 (фиг. 2ч), то на выходе k-ro разряда синхронного счетчика 4 формируется меандр частоты FO (фиг. 23) со сдвигом по времени t относительно входного сигнала устройства (фиг. 2а) на число дискрет, соответствующих коду задатчика 5 кода фазового сдвига (фиг. 2ж,,и).

А поскольку динамический D-триггер 7 формирует на втором входе фазового детектора 1 меандр частоты FO фактически засинхронизированный им2675854

пульсами управляемого детектора 3, то ошибка установки фазового сдвига за счет задержки сигналов в цепи синхронный счетчик 4 - двоичный 5 сумматор 6 отсутствует.

Ошибка установки фазового сдвига, возникающая за счет задержки сигнала в динамическом D-триггере 7, во.много раз меньше, чем в цепи 10 синхронньп счетчик 4 - двоичный сумматор 6.

Таким обрааом, в устройстве уменьшается ошибка установки фазового сдвига, что позволяет расширить f5 область применения устройства.

Формула изобретения

Импульсное фазосдвигающее устрой20 ство по авт. св. № 1149406, отличающееся тем, что, с целью повьш1ения точности установки фазового сдвига, в него дополнительно введен динамический D-триггер, выход ко25 торого соединен с вторым входом фазового детектора, D-вход динамического D-триггера соединен с выходом двоичного сумматора, соответствующим старшему разряду синхронного счетчика, 30 С-вход динамического D-триггера соединен с выходом управляемого генератора импульсов, при этом на вход переноса двоичного сумматора подан уровень логической единицы.

Изобретение относится к радиотехнике, и может быть использовано в радиоизмерительных устройствах и является дополнительным к авт. св. W 1149406. Цель изобретения повышение точности установки фазового сдвига. Устройство содержит фазовый детектрР 1, фильтр 2 нижних частот, генератор 3 импульсов, синхронный счетчик 4, задатчик 5 кода и двоичный сумматор 6. Введение.динамического D-триггера 7 уменьшает опшбку установки фазового сдвига, что позволяет расширить область приме- нения устройства. 2 ил.