Адаптивный многоканальный следящий преобразователь аналог-код Советский патент 1986 года по МПК H03M1/48 

1 Изобретение относится к измерительной технике и может быть использовано для преобразования многоканальных аналоговых сигналов в цифро вой код и ввода их з ЭВМ. Цель изобретения - повышение быстродействия работы преобразов:ателя путем оптимального выбора учас ка шкалы опорных уровней, соответствующего теку1чим границам уровней измеркег-1ых сигналов, НсЯ фиг, изображена функциональ ная схема устройства; на фиг. 2 функциональная схема блока управления. Адаптивный многоканальный следя щий преобразователь аналог - код содержит блоки 1 сравнения, преобра зователь 2 код - напряжение, счетчи 3, первые 4 и вторые 5 буферные регистры., блок 6 управления,ключ 7 генератор 8-импульсов, сумматор 9, за датчмк 0, регистр П, схему И 12, коммутатор 13, триггеры 4, схемы ШШ 15. Блок 6 управления выполнен на. . триггере 16, элементе-ГШИ 17, первом 18 и втором 19 ключах, формирователе 20, втором триггере 21., счетчике 22, третьем ключе 23. Устройство работает следующим образом. В первоначальный момент счетчик 3 и триггеры 14 установлены в нулевое состояние, -В начале работы на первом выходе блока 6 управления формируется логический уровень напряжения, разреша10Щ1ш прохождение импульсов от генератора 8 через клю 7 на счетный вход счетчика 3. Увели чение содержимого счетчика 3 приводит к формированию на выходе преобразователя 2 код - напряжение линей но-нарастающего ступенчатого напряжения, каждая ступень которого является аналоговым эквивалентом ьчифрового кода, записанного в счетчике 3. Это напряжение сравнивается блоком 1 сравнения с уровнями входных аналоговых сигналов. В момент сравнения аналогового сигнала самого ни кого уровня с уровнем линейно-нарас тающего CTyneH4atoro напряжения на выходе блока 1 сравнения данного канала появляется сигнал, устанавлй вающз-1й соответствующий триггер 14 в единичное состояние, по которому осуществляется запись содержимого 182 счетчика 3 в соответствующий первый буфергшй регистр 4, а на выходе схемы ИЛИ 15 появляется сигнал, рроизводящий запись содержимого счетчика 3 в регистр 11. По мере срабатывания блоков 1 сравнения и соответст- вующ11х им триггеров 14 осуществляется запись содержимого счетчика 3 в соответствующие первые буферные регистры 4, В момент срабатывания последнего блока 1 сравнения на выходе схемы И 12 формируется сигнал, осуществляющий перезапись информации из первых буферных регистров 4 во вторые буферные регистры 5. По этому же сигналу в счетчик 3 по входам параллельной записи заносится цифровой код с выходов сумматора 9, а блок 6 управления вырабатывает сигнал сброса триггеров 14 и через коммутатор 13 поочередно подключает к выходам устройства выходы вторых буферных, ре-.гистров 5. Информации на выходах сумматора 9 пг едставляет собой разность между значением цифрового кода, соответствующего самому низкому уровню входного аналогового сигнала,и числом п,установленным в задатчике 10 (где п - максимальное, заранее расчитанное число квантов, некоторое может измениться входной сигнал за максимальное время преобразования). После записи данной информации в счетчик 3 начинается новый цикл преобразования, в котором формирование линейно-нарастающего ступенчатого напряжения начинается не с нулеБОЙ точки, а с точки, соответствующей коду, занесенному в счетчик 3. Цикл преобразования заканчивается сразу же после срабатывания последнего блока 1 сравнения. Блок 6 управления работает следующим образом. При включении нитания происходит сброс первого 16 и второго 21 триггеров. После подачи кода Пуск на вход первого триггера 16 происходит его включение и на выходе .первого ключа 18 появляется сигнш:, разрезающий всего устройства. После окончания цикла преобразования устройства по управляющему входу блока 6 управления на вход формирователя поступает сигнал, по которому на втором выходе блока 6 уп3равлепня проявляется сигнал для сбр са триггеров 14, Этот же сигнал устанавливает вто рой триггер 21, который открывает третий ключ 23,через который на вход счетчика 22 постунает тактовая часто та вывбда.При этом на управляющих вых дах блока 6 управления появляются коды, обеспечивающие вывод информации из устройства. После окончания вывода на выходе переноса счетчика 22 появляется сигнал, сбрасываюпдо через элемент ИЛИ 17 второй триггер 21 . В случае, если вывод информации из устройства не был закончен, на управляющем входе второго ключа 19 присутствует сигнал с выхода второго триггера 21. При эт.ом появлен1 ге на управляющем входе блока 6 управления сигнала об окончании цикла преобразования блокирует нервьш ключ 18, запрещая тем самым до окон чания вывода поступление импульсов генератора 8 на счетчик 3. Посл окончания вывода второй триггер 2 сбрасывается аналогично описанному. При этом информация из первых буфер нь1х регистров 4 переписывается во вторые буферные регистры 5 и устройство возобновляет свою работу. Формула изобретения 1. Адаптивный многоканальный следя щий преобразователь аналог - код, содержащий блоки сравнения по числу каналов, первые входы которых являются входными шинами., вторь е вход подключены к выходу преобразователя код - напряжение, входы которого соединены с выходами счетчика, первые буферные регистры по числу кана лов, подключенные выходами к информационным входам вторых буферных ре гистров, блок управления, первый выход которого соединен с первым входом ключа, второй вход которого соединен с выходом генератора импульсов, а выход подключен к счетно му входу счетчика, о тлича:ющ и и с я тем, что, с целью повышения быстродействия, в него введены комг.1утатор, триггеры по числу каналов, элемент ИЛИ, элемент И, сумма тор, задатчик поправки, регистр, при 184 чем выходы вторых буферных регистров подключены к информационным входам KONfMyTaTopa, выходы которого являются выходами преобразователя аналог - код, а входы подключены к вторым выходам блока управления, треТ1Й выход которого соединен с входами установкт в О триггеров, вход установки в 1 каждого из KOTOрых соединен с выходом соответствующего блока сравнения, а выход каждого из триггеров соединен с входом управления соответствующего первого буферного регистра, входом элемента ИЛИ и- входом элемента И, выход которого соединен с входом блока управления и входом унравле Н1я счетчика, входы параллельной записи которого соединены с выходами сумматора,подключенного первь мп входами к выходг1м задатчика поправки, а вторыми входами - к выходам регистра, управляющий вход которого соединен с выходом элемента ИЛИ, а информационные пходы обт единены с информационными входами псргзых буферных регистров и подключены к выходам счетчика. 2. Преобразователь аналог - код но п. 1 , о т л и ч а ю щ и и с я тем, что блок управления выполнен на двух триггерах, трех ключах, формирователе, элементе 1ШИ и счетчике, первые выходы которого являются вторымн выxoдa пI блока, вход через первый ключ соединен с шиной тактовой частоты, а второй выход с первым входом элемепта ИЛИ, второй вход которого объединеп с входом установки в 0 первого триггера и является шиной Сброс, а выход соединен с входом установки второго триггера, вход установки в 1 которого соединен с выходом формирователя и является третьим выходом блока управления, вход которого является входом формирователя и первым входом второго ключа, второй вход которого объединен с вторым входом первого ключа и соединен с выходом второго триггера, а выход - с первым входом третьего ключа, второй вход которого соед1-п1ен с выходом ервого триггера, вход установки в 1 которого является шиной Пуск, выход третьего ключа является нерым выходом блока управлен1Ш.

ur.vtm

ejTi/rm.

Предлагаемое устройство, относится к измерительной технике и может быть использовано для преобразования многоканальных аналоговых сигналов в цифровой код. Изобретение позволяет повысить быстродействие устройства, содержащего блоки сравнения, преобразователь код - на-; пряжение, счетчик, буферные регистры, блок управления, ключ, генератор, импульсов, за счет введения коммутатора, триггера, элемента ИЛИ, элемента И, cyt-fMaTopa, задатчика поправки, .регистра, 1 з.п.ф-лы, 2 ил. с

flSJjL.

H

«ч

Упр.Лыл. CSflOf

Фив.г

fft/JC.

П 1 .

о

„ffi/cx