Многоканальный цифроаналоговый преобразователь Советский патент 1988 года по МПК H03M1/66 

10

20

25

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах преобразования цифровой информации в аналоговую в многоканальных системах обработки.

Цель изобретения - упрощение устройства при сохранении его быстродействия.

На чертеже представлена функциональная схема устройства. Многоканальный цифроаналоговый преобразователь содержит блок 1 управления, блок 2 цифровой памяти, ноканальный преобразователь 3 код- напряжение, ключи 4 и элементы 5 аналоговой памяти по числу преобразуемых каналов входной информации. Блок 1 управления выполнен на буферном регистре 6 с тремя состояниями по выходу, инверторе 7, счетчике 8 им- пульсов, шинном формирователе 9 с третьим состоянием на выходе и дешифраторе 10.

МЦАЛ работает в режимах Чтение (Регенерация), и Запись.

В режиме Чтение устройство работает следующим образом.

Со счетчика 8 через шинный.формирователь 9 на шину кода текущего адреса поступает последовательность адресов, по которьм -из блока 2 цифровой памяти выбирается очередной код преобразователя, поступающий на входы ПКН 3. Одновременно коды адресов поступают на вход дешифратора 10, открывающего ключ 4 соответствующего канала.

В этом режиме обеспечивается циклическая регенерация аналоговой информации в блоках 5 аналоговой памяти, причем период регенерации (а значит и тактовая частота на входе счетчика 8) выбирается таким, чтобы гарантировать достоверность аналоговой информации на выходах блоков 5 аналоговой памяти. буферный регистр 6 переведен в состояние с высоким выходным сопротивлением, счетчик 8 работает в режиме счета, щинный формирователь 9 работает в режиме повторителя, а блок 2 цифровой памяти в режиме чтения.

В режиме Запись устройство работает следующим образом.

При поступлении нового кода для записи в канал, номер которого подается ПО шине кода номера канала, сиг30

35

40

45

50

55

0

0

5

5

0

5

0

5

0

5

нал управления Запись имеет высокий ло гический уровень, что приводит к остановке счета тактовых импульсов счетчиком 8 с сохранением текущего адреса, шинный формирователь 9 переводится в высокоимпеданное состояние и код номера канала поступает через буферный регистр 6 на адресные входы блока 2 цифровой памяти, который теперь работ ает в режиме Запись.

Блок 2 цифровой памяти организован таким образом, что в режиме .записи входная информация на входах BQ-D записыавется в соответствующие ячейки памяти и одновременно появляется на выходах Qtj-Q блока 2 цифровой памяти и далее поступает на вход ПКН 3. В этом режиме информация, поступающая по шине входного кода, записывается в соответствующие ячейки блока 2, адрес которых выставлен на щине текущего адреса и, следовательно, на адресньгх входах блока 2. Эта же информация одновременно появляется на выходах блока 2 цифровой памяти и далее поступает на преобразование в ПКН 3 и в виде аналогового сигнала поступает с выхода ПКН на информационный вход ключей 4. На вход дешифратора 10 подается адрес, установленный по сигналу запись, на шине кода текущего адреса. При этом открывается один из ключей 4, номер которого определяет дешифратор 10, подключенный своими входами к управляющим входам упомянутых ключей. Таким образом, аналоговый сигнал с выхода ПКН 3 через ключи 4 записывается в блок 5 аналоговой памяти. Следовательно, новое значение входного кода записывается в соответствующий входному адресу канал без задержки. Таким образом, предлагаемое устройство обладает высоким быстродействием.

В режиме Чтение шины входного кода и кода номера канала могут содержать любую информацию, которая не воспринимается устройством (т.е. устройство может быть подключено к шине микро-ЭВМ, например Электроника-60).

Инвертор 7 обеспечивает управление входами Запись, Чтение блока 2 цифровой памяти по одному сигналу Запись. Блок 2 цифровой памяти мо- ет быть выполнен на ИСМ ОЗУ, например К 155 РУ2. Блок 3 ПКН собран на одной микросхеме серий К 572, ,

3,43

К 1108 и др. Ключи 4 могут быть выполнены на дискретных элементах или ИМС, например К 176 КТ1, КР 590 КПЗ, КР 590 КН2, КР 590 КН6. Блоки 5 аналоговой памяти могут быть выполнены как на дискретных элементах, так и на базе устройства выборки и хранения КР 1100 СК2. Буферный регистр 6 может быть выполнен на базе любого интегрального многорежимного буферного регистра (МБР), например К589 ИР12 с тремя состояниями на выходе. Счетчик 8 (например, К 155 ИЕ7) для сопряжения с шиной текущего адреса подключается к последней через шинный формирователь 9 типа К 155 ПП10, который имеет три устойчивых состояния на выходе.

Формула изобретения

Многоканальный цифроаналоговый преобразователь, содержащий блок управления, информационные входы которого являются входной шиной кода номера канала, а первые выходы соединены с соответствующими адресными входами блока цифровой памяти, выходы которого подключены к соответствующим вхоДам одноканального преобразователя код-напряжение, выход которого соединен с информационными входами ключей, выходы которых подключены к входам соответствующих элементов

1073

аналоговой

памяти, выходы,которых

являются соответствующими выходными шинами, управляющие входы соответствующих ключей подключены к соответствующим вторым выходам блока управления, информационные входы блока цифровой памяти являются шиной входного кода, отличающийся

тем, что, с целью упрощения при сохранений быстродействия, блок управления, выполнен на буферном регистре, счетчике импульсов, шинном формирователе, дешифраторе и инверторе,

выход которого соединен с входом Чтение блока цифровой памяти, а вход соединен с управляющими входами шинного формирователя и буферного регистра, с выходом Запись блока

цифровой памяти и входом разрешения счета счетчика импульсов и является входной шиной управления, тактовый вход счетчика импульсов является входной шиной тактовых импульсов, а

его выходы соединены с соответствующими информационными входами шинного формирователя, выходы которого объединены с соответствующими выходами буферного регистра и соединены с соответствующими входами дешифратора и являются первыми выходами блока управления, выходы дешифратора являются вторыми выходами блока управления .

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах преобразования цифровой информации в Uluifa SxodoSoio кода. vn M/uffQ кода а Номера ffoffo/ra , . аналоговую в мнЬгоканальных cиcтe г x обработки. Цель изобретения - упрощение устройства при сохранении его быстродействия. Многоканальный цифро- аналоговый преобразователь содержит блок 1 управления, блок 2 памяти, одноканальный преобразователь 3 код - напряжение, ключи 4 и элементы 5 аналоговой памяти по числу преобразуемых каналов входной информации. Блок 1 управления выполнен на дешифраторе 6 с третьим состоянием по выходу, инверторе 7, счетчике 8 импульсов, шинном формирователе 9 с третьим состоянием на выходе и дешифраторе 10. Упрощение устройства достигнуто за счет исключения второго преобразова- теля код-напряжение и группы ключей по числу каналов преобразования. 1 ил. и i/&«, СО moi Овы, Од ySbitir