Система передачи информации по электрическим сетям Советский патент 1986 года по МПК H04B3/54 H04J1/02 

ласующий блок 9j- 1-й синхронный детектор (СД) 10, 1-й интегратор 11, дешифратор 12, задающий г-р 13, блок 14 управления интегратором. Вновь введены (т-1) СД (m-1) интеграторов 11,.-11, блок 15 памяти, блок.определения знака 16, эл-т И 17,

Изобретение относится к электросвязи и может быть использовано в системах передачи информации по электрическим сетям в тональном диапазоне частот

Цель изобретения - повышение помехозащищенности и пропускной способности системы,

На чертеже приведена электрическая структурная схема системы передачи информации по электрическим сетям, „ Система передачи информации по электрическим сетям содерлсит переда- ющую сторону 1, приемную сторону 2, электрическую сеть 3; передающая сторона 1 содержит первый задающий генератор 4, формирователь 5 сигналов, усилитель 6 мощности, блок 7 подключения, блок 8 фазовой манипуляции, приемная сторона 2 содержит входной согласующий блок 9, первый синхронный детектор 10, т-1 синхронных детекторов lOg-IO, первый интегратор 11,, т-1 интеграторов дешифратор 12, второй задающий генератор 13, блок 14 управления интегратором, блок 15 памяти, блок 16 определения знака, элемент И 17, первый триггер 18, сумматор 19 по модулю 2, распределитель 20 импульсов, пороговый блок 21, второй триггер 22, блок 23 вьщеления максимального сигнала, m блоков выделения модуля сигнала 24 -24, tn-1 фазосдвигающих блоков 252-25т.

Система передачи информации по электрическим сетям работает следующи образом.

На передающей стороне 1 первый задающий генератор 4 непрерывно формирует несущую частоту, В соответствии с передаваемой информацией и строго синхронно с периодом сети (что обеспечивается наличием синхронизирующей связи) в формирователе 5 сигналов

кдва триггера 1 8 и 22, сумматор по модулю два , распределитель импульсов 20, пороговьш блок 21, блок выделения макс, сигнала 23, тп блоков вьщеления модуля сигнала 24, - 24, (m-l фа- зосдвигающих блоков 25 - 25 . 1 ил.

формируется нужная кодовая комбинация (последовательность моделирующих импульсов) , а также управляющий сигнал, который появляется на втором выходе блока 5 на время передачи манипулиро- ванных по фазе посылок

Этот управляющий сигнал воздейст-. вует н блок 8 фазовой манипуляции, при наличии которого сигнал с первого задающего генератора 4 инвертируется, т.е. его фаза меняется на П радиан относительно исходного значения. Таким образом, сигнал с первого задающего генератора 4 подвергается в блоках 8 и 5 амплитудной и относительной фазовой.манипуляции и требуемая кодовая комбинация, пройдя через усилитель 6 мощности и блок 7 подключения к сети, вводится в электрическую сеть 3,

На приемной стороне 2 второй задающий генератор 13 форг ирует ту же частоту, что и первый задающий генератор 4 на передающей стороне. Равенство частот обеспечивается синхрони- зацией двух генераторов от общей частоты сети Сигнал второго задающего генератора 13 поступает на управляющий вход синхронного детектора 10 и через фазосдвигаюв;ие блоки 25-2 - на управляющие входы синхронных детекторов 10-10 . Управляющие сигналы соседних синхронных детекторов сдвинуты по фазе на уголТГ/ш радиан, где m - число каналов приемной стороны 2. Сигнал с выхода входного согласующего

блока 9, пройдя через синхронные детекторы 10 и , накапливается в интеграторах 11 и 11.-11 в течение

Z Гп

заданного периода интегрирования, определяемого по условию отстройки от сетевых помех и равного целому числу периодов частоты сети. Требуемая длительность интегрирования формируется в блоке управления интегратором 14,

fO

15

20

25

Сигнал на выходе приемного синхронного детектора пропорционален косинусу угла разности фаз входного и управляющего сигнала. Поэтому сигнал на выходе к -го инвертора (при к рав- 5 ном 1,2,.,.,т) пропорционален величи57не cos К-1), где фаза

входного сигнала относительно сигнала с второго задающего генератора 13. Для посылки с манипулированной фазой знак сигнала на выходе интегратора изменяется на противоположный, так как он пропорционален величине

-(К-1)1. Таким образом, в

I -. - m

пределах одной кодовой комбинации

при манипуляции фазы знаки отдельных посьшок на выходе каждого интегратора еняются. Сигналы с интеграторов, пройдя через блоки выделения модуля сигнала 24,-24, поступают в блок 23 выделения максимального сигнала, в котором сравниваются по абсолютной

величине и на сигнальный выход блока 23 выделения максимального сигнала

проходят с того канала, для которого разность фаз минимальна. Одновременно появляется управляюв;ий сигнал на том из m выходов номера канала блока 23, зо по которому пришел этот максимальный сигнал. Сигнал с выхода блока 23 поступает на вход порогового блока 21, уставка которого выбирается по условию отстройки от помех. При срабатывании порогового блока 21 через второй триггер 22 запускается п-разряд- ный распределитель 20 импульсов, число -разрядов которого определяется числом возможных посылов сигнала в кодовой комбинации. Сигнал с первого разряда распределителя 20 импульсов дает разрешение на запоминание номера канала в блоке 15 памяти. В этом блоке на выход пропускается сигнал с того из интеграторов, для которого есть управляющий сигнал с выхода блока 23. Блок 15 памяти остается в том же положении на время всей кодовой комбинации. Таким образом, на выходе, блока 15 памяти появляются последовательные посылки сигнала в соответствии с кодовой комбинацией, причем

1

40

15 ;Q

последовательно соединенный входной 15 согласующий блок, первый синхронный детектор, первый интегратор, а также дешифратор, второй задающий генератор, выход которого соединен с вторым входом первого синхронного детектора, ;Q а также блок управления интегратором, вход которого соединен с входом второго задающего генератора и вторым выходом электрической сети, третий выход которой соединен с входом входзнак сигнала отдельных посылок определяется относительной фазовой мани- 55 согласующего блока, вход элект- пуляцией. Знак каждой посылки опреде- рической сети соединен с выходом бло- ляется в блоке 16 определения знака, с выхода которого сигнал поступает на один из входов элемента И 17 и на

ка подключения, я с я тем, что.

отличающа- с целью повышения Помехозащищенности и пропускной споO

5

0

5

5

о

один из входов сумматора 19 по модулю 2. На второй вход элемента Н 17 поступает сигнал с первого разряда распределителя 20 импульсов. Сигнал с выхода элемента И 17, соответствующий знаку первой посылки, поступает на S-вход первого триггера 18, который запоминает знак первой посылки на на время кодовой комбинации. Выход первого триггера 18 соединен с вторым входом сумматора 19 по модулю 2, на выходе которого появляется сигнал в том случае, если знак текущей посылки не совпадает со знаком первой посылки. Сигнал с выхода сумматора 19 по модулю 2 (элемента ИСКЛЮЧАЮЩЕЕ ИЛИ), сигналы с каждого из разрядов распределителя 20 импульсов, а также сигнал с выхода порогового блока 21 поступают на соответствующие входы дешифратора 12, Таким образом, на входах дешифратора 12 присутствует сигнал, для которого известен номер посылки, определяемый позицией распределителя 20 импульсов и известна его фаза относительно фазы первой посьшки. Эта информация достаточна для расшифровки кодовой комбинации в дешифраторе 12.

Формула изобретения

зо

Система передачи информации по электрическим сетям, содержащая на 1 передающей стороне первый задающий генератор, а также последовательно соединенные формирователь сигналов, усилитель мощности, блок подключения, причем управляющий вход первого задающего генератора и управляющий вход формирователя сигналов объединены и соединены с первым выходом электрической сети.а на приемной стороне 40

зо

последовательно соединенный входной 15 согласующий блок, первый синхронный детектор, первый интегратор, а также дешифратор, второй задающий генератор, выход которого соединен с вторым входом первого синхронного детектора, ;Q а также блок управления интегратором, вход которого соединен с входом второго задающего генератора и вторым выходом электрической сети, третий выход которой соединен с входом вход5 согласующего блока, вход элект- рической сети соединен с выходом бло-

согласующего блока, вход элект- рической сети соединен с выходом бло-

ка подключения, я с я тем, что.

отличающа- с целью повышения Помехозащищенности и пропускной способности системь, на передающей стороне введен блок фазовой манипуляции, причем выход первого задающего генератора соединен с входом формирователя сигналов через блок фазовой манипуляции, второй вход которого соединен с вторым выходом формирователя сигналов, а на приемной стороне введены последовательно соединенные блок памяти, блок определения знака, элемент И, первый триггер, сумматор по модули два, второй вход которого соединен с первым входом элемента И, а также распределитель импульсов, пороговый блок, второй триггер, блок выделения максимального сигнала, m блоков вьщеления модуля сигнала, т-1 синхронных детекторов, т-1 интеграторов, т-1 фазосдвигшощих блоков, входы которых объединены и соединены с выходом второго задающего генератора, первые входы т-1 синхронных детекторов обг- единены и соединены с первым входом первого синхронного детектора.

входы интеграторов объединены и сое динены с выходом блока управления и тегратором, вход которого соединен первым входом распределителя импуль

5 сов, выходы интеграторов соединены входами соответствующих блоков выде ления модуля сигнала, выходы которы соединены с соответствующими входам блока выделения максимального сигна

10 первый выход которого соединен с вхо порогового блока, выход которого со динен с первым входом дешифратора сигналов второго триггера, выход ко рого соединен с вторым входом распр

15 делителя импульсов,, второй вход дешифратора соединен с выходом суммат ра по модулю два, п выходов распред лителя импульсов соединены соответс венно с п входами дешифратора, прич

20 первый выход распределителя импульс

а

соединен с первым входом блока памя и вторым входом элемента И, а осле ний выход распределителя импульсов соединен с вторыми входами первого

второй вход каждого из т-1 синхронно- 25 второго триггеров, первые m входов

го детектора соединен с выходом соответствующего т-1 фазосдвигающего блока, а выход, каждого из т-1 синхронного детектора соединен с первым входом соответствующего интегратора, вторые

Редактор А.Борович

Составитель А.Левитанская

Техред И.Попович; Корректор В.Бутяга

Заказ 6855/59 Тиралс 624Подписное

ВНИИПИ Государственного комитета СССР

по делАм изобретений и открытий 113035, Москва, Ж-35, Раущская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

входы интеграторов объединены и соединены с выходом блока управления интегратором, вход которого соединен с первым входом распределителя импульсов, выходы интеграторов соединены с входами соответствующих блоков выде- ления модуля сигнала, выходы которых соединены с соответствующими входами блока выделения максимального сигнала,

первый выход которого соединен с входом порогового блока, выход которого соединен с первым входом дешифратора сигналов второго триггера, выход которого соединен с вторым входом распределителя импульсов,, второй вход дешифратора соединен с выходом сумматора по модулю два, п выходов распределителя импульсов соединены соответственно с п входами дешифратора, причем

первый выход распределителя импульсов

а

соединен с первым входом блока памяти и вторым входом элемента И, а ослед- ний выход распределителя импульсов соединен с вторыми входами первого и

блока памяти соединены с соответству ющими m выходами интеграторов, а вторые m входов блока -памяти соединены с соответствующш- и ai выходами блока выделения максимального сигнала.

Изобретение относится к электросвязи. Цель изобретения - повьшение помехозащищенности и пропускной способности системы. Система состоит из передающей стороны 1, приемной стороны 2, электрической сети 3. Передающая сторона 1 содержит задающий г-р 4, формирователь сигналов 5, у-ль мощности 6, блок подключения 7. Вновь введен блок фазовой манипуляции 8. Приемная сторона 2 содержит входной согСО