Многоканальное приемное устройство Советский патент 1985 года по МПК H04J1/02 

Изобретение относится к электросвязи и может использоваться в сие тема передачи информации по элект рическим сетям в тональном диапазо не частот, . Цель изобретения - повышение точности приема информации при произвольной фазе сигнала. I На чертеже представлена структурная электрическая схема многоканального приемного устройства. Многоканальное приемное устройств содержит п синхронных детекторов 1Нп; п-1 фазосдвигающих цепочек 2-2 2-п; п интегрирующих блоков 3-1, 3-n задающий генератор 4, блок 5 сброса решающий блок 6; п блоков 7-, 7-п вьщеления модуля сигнала, блок 8 выделения максимального сигнала, дешиф ратор 9 сигнала. Многоканальное приемное устройство работает следующим образом. Сигнал с задающего генератора 4 поступает на управляющий вход синхр ного детектора 1-1 и через фазосдвигающие цепочки 2 с фазовым сдвигом 7Г/П рад - на управлягацие входы остальных синхронных детекторов. Та ким образом, управляющие сигналы со седних синхронных детекторов сдвину ты по фазе друг относительно друга на угол 7Г/П рад. Входной сигнал, пройдя через синхронные детекторы . 1-1,; 1-п, накапливается в интегрирумщих блоках 3-1, 3-п в течение заданного периода интегрирования, определяемого по условию отстройки от сетевых помех и равного целому чис лу периодов частоты сети. Требуемая длительность периода интегрирования формируется в блоке 5. Сигнал с выходов интегрирующих блоков 3-1, 3-п поступают на входы решающего блока 6. - Сигнал на выходе синхронного детектора 1 пропорционален косинусу угла разности фаз входного и управляющего сигнала. Поэтому сигнал на выходе k-ro интегрирукицего блока 3 (при k, рашном 1,2,..., .п) пропорционалён величине (k-l), где фаза входного сигнала относительно сигнала с задающего генера тора 4. В решающем блоке бив блоках 7 решающего блока 6 выделяются значения модулей сигналов с каждого из интегрирующих блоков 3-1, 3-п. Сигналы с выходов блоков 7-1, 7-п поступают на входы блока 8, в котором происходит их сравнение и выбор максимального из них. Этот максимальный сигнал поступает на вход дешифратора 9. Максимальное значение для сигналов вида fcosfif- (k-l)l I соответствует тому номеру k, для которого разность Гч--(k-l) минимальна. Если фаза входного сигнала находится в диапазоне t - то на вход дешифратора 9 поступает сигнал с выхода блока 7-1, равный модулю сигнала с выхода интегрируюпшго блока 3-1. При V, равном -2-+ ,i на вход дешиф 2fl, ратора 9 поступает сигнал с блока 7-2 при If, равном -,- с бло. 2п ка 7-3 и т.д. Максимальное значение сигнала на входе дешифратора 9 равно единице и соответствует значениям фаз входного сигнала, равным 7ГС1с--1) (ПРИ k, равном 1, 2,..., п). Минимальное зна чение сигнала на входе дешифратора 9 равно величине CoSy- и соответствует значениям фаз входного сигнала, равнымТГ()/2/1,Таким образом, при произвольной фазе входного сигнала на входе дешифратора 9 появляется сигнал, величина которого находится в пределах от Cos -4- до 1. Отношение максимального значения сигнала на входе дешифратора 9 к его минимальному не зависит от фазы входного сигнала Ч , а определяется только параметром п, т.е. Числ9м параллельных каналов многоканального приемного устройства. При увеличении п это отношение стремится к единице. Независимос ь диапазона колебания сигнала на входе дешифрато- ра 9 от фазы входного сигнала позволяет надежно обнаружить присутствие сщнала на входе многоканального приемногр устройства при произвольной его фазе и подвергнуть его даль- нейшей обработке в дешифраторе 9. Отношение максимального значения сигнала на входе дешифратора 9 к его минимальному значению (т.е. величина, обратная Cos -) определяет

3n 648954

проигрьш в отношении сигнал/помеха входного сигнала и управляющего, сигна входе дешифратора 9 по сравнению нала синхронного детектора I совпас оптимальным случаем, когда фазы дают.

МНОГОКАНАЛЬНОЕ ПРИЕМНОЕ УСТРОЙСТВО, содержащее п синхронных детекторов, где п - число каналов многоканального приемного устройства, п-1 фазосдвигающих цепочек, п интегрирующих блоков, решающий блок и задающий генератор, причем выход задающего генератора соединен с входом одного синхронного детектора непосредственно, а с входами остальных п-1 синхронных детекторов через соответствующие фазосдвигающие цепочки, причем выходы синхронных детекторов через интегрирующие блоки соединены с соответствующими входами решающего .блока, отличающееся тем, что, с целью повьщ1ения точности приема информации при- произвольной фазе сигнала, введен блок сброса, выход которого соединен с управляющими входами интегрирующих блоков, а вход соединен с управляющим входом задающего генератора, при этом решающий блок содержит последовательно соединенные блок выделения максимального сигнала и дещифратор сигнала, а также п блоков выделения моду(Л ля сигнала, выходы которых соединены с входами блока выделения максимального сигнала, приЭТОМ входы блоков вьщеления модуля сигнала являются входами рещающего блока. 00 CD ел И И Ы