Устройство для сохранения информации в полупроводниковой памяти при аварийном отключении питания Советский патент 1987 года по МПК G11C29/00 

11285537

Изобретение относится к вычислительной технике и может быть использовано в системах числового программного управления и различных вычислительных комплексах.

Цель изобретения - повышение надежности устройства.

На чертеже изображена функциональная схема устройства

ляющего сигнала выбора, матриц 4. Те самым разрешается прием адреса с ши ны 1 и обмен данными с внешним устройством по шине 2 соответственно выбранному режиму работы ОЗУ.

Описанное соответствует нормальной работе устройства при включенном основном питании.

При провале или исчезновении ос

Устройство для сохранения информа- новного питания конденсатор 14 раз

ции в полупроводниковой памяти при аварийном отключении питания подключается к оперативному запоминающему устройству (ОЗУ), содержащему адрес- нуюшину 1, шину 2данных, шинуЗ управлния и питания изапоминаюпще матрицы 4, имеющие вход 5 режима работы. Устройство содержит также резервный источник 6 пита:ния, разделительные элементы, выполненные в виде диодов 7 и 8, компаратор 9, буферный формирователь 10, ключ на транзисторе 11 ограничительные элементы, выполненные в виде первого 12 и второго 13 резисторов, накопительный элемент, выполненный в виде конденсатора 14, один из вьшодов которого подключен |к основному источнику питания (не показан) , а другой - к шине 15 нулевого потенциала. Устройство имеет функциональные вход 16 и выход 17.

Устройство работает следующим образом. .

На выводы питания матриц 4 подается напряжение питания, поступающее от шины 3 или резервного источника 6.

Напряжение U источника 6 выбрано несколько меньшим, чем напряжение основного источника питания U, что позволяет при включенном основном питании закрыть диод 7 и подключить матрицы 4 к шине 3 основного питания через диод 8. Одновременно с этим напряжения U и Ц подаются на входы компаратора 9. Если, выполняется условие Uj и , на выходе компаратора 9 устанавливается положительный потенциал, который через резистор 12 открывает транзистор 11, подключая вывод формирователя 10 к шине

15нулевого .потенциала.

Обращение к матрицам 4 инициируется подачей на функциональный вход

16устройства уровня логического О. При этом вывод элемента формирователя 10 подключается к шине 15, что соответствует установлению управ

ляющего сигнала выбора, матриц 4. Тем самым разрешается прием адреса с шины 1 и обмен данными с внешним устройством по шине 2 соответственно выбранному режиму работы ОЗУ.

Описанное соответствует нормальной работе устройства при включенном основном питании.

При провале или исчезновении ос -

новного питания конденсатор 14 раз

0

5

0

5

ряжается так, что выполняется условие и g и . Диод 7 открывается и матрицы 4 запитываются от резервного источника 6. Одновременно срабатывает компаратор 9, запирая транзистор 11 и включая тем самым формирователь 10. Независимо от иаличкя помех и выбросов на функциональном входе .. 16 устройства, обусловленных переходными процессами в шине 3, на функциональном выходе 17 устройства че- рез резистор 13 устанавливается положительный потенциал, соответствующий отсутствию сигнала выбора матриц 4, т.е. полностью исключается возможность ложной записи случайной информации в ОЗУ.

При восстановлении основного питания устройство вновь переходит в нормальный режим работы. При другой полярности управляющего сигнала выбора матриц на функциональном выходе устройства может быть установлен инвертор, включенный по питанию между выходом питания устройства и шиной 15.

Формула изобретения

.Устройство для сохранения информации в полупроводниковой памяти при аварийном отключении питания, содержащее основной и резервный источники питания, разделительные элементы, вьшолненные в виде диодов, одни выводы которых объединены и являются выходом питания устройства, а другие подключены соответственно к резервному и основному источникам питания, накопительный элемент, вьшолненный в виде конденсатора, один вывод которого соединен с основным источником питания, а другой вывод - с шиной нулевого потенциала, отличающееся тем, что, с целью повышения надежности устройства, в него введены компаратор, буферньй формирователь, ограничительные элементы,

3 12855374

выполненные в виде резисторов, итора подключен к одному из вьтодов ключ на транзисторе, эмиттер которо-питания буферного формирователя, го подключен к шине нулевого потен-другой вывод питания которого соеди- циала, база через первый резисториен с основным источником питания, соединена с функциональным выходом5 функциональные вход и выход буфер- компаратора, функциональные входыного формирователя являются соответ- которого подкл бчены соответственноственно входом и выходом выбора к основному и резервному источникамматриц памяти устройства, причем питания, а выводы питания компарато-функциональный выход буферного фор- ра Соединены соответственно с выхо- 0 мирователя через второй резистор дом питания устройства и шиной нулб-подключен к выходу питания устрой- вого потенциала, коллектор транзис ства.

Изобретение относится к области вычислительной техники и может был использовано в системах числового программного управления и различных вычислительных комплексах. Цель изобретения - повышение надежности устройства. Устройство содержит основной и резервный 6 источники питания, компаратор 9, буферный формирователь 10, ключ на транзисторе 11, конденсатор 14, диоды 7, 8 и резисторы 12, 13. Устройство содержит адресную шину 1, шину 2 данных, шину 3 управления и питания и запоминающие матрицы 4, имеющие вход 5 режима работы. 1 ил. (Л 00 СП ел О9