Устройство коммутации для систем многоканального контроля и управления Советский патент 1987 года по МПК G06F11/07 

ния строгой последовательности информационных импульсов на вход устройства. Для достижения поставленной цели в устройство введены блок 11 контроля, а в каждую из (М-2) параллельных цепей 5 - элемент 12 задержки, образованы новые функциональные связи. Кроме того, устройство содержит счетчик 1, дешифратор 2 с М выходами, (М-1) ключей 3, элемент ИЛИ 4 с (М-1) входами, (М-1) параллельньк цепей 5. Каждая из цепей 5 содерзкит RS-триггер 6,эле1

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано в системах управления и контроля.

Цель изобретения - повышение надежности устройства.

Цель достигается путем обеспечения коммутации ключей в строгой последовательности при появлении лсш- ных сигналов в результате отказа дешифратора, а также при сбое (пропадании импульсов) дешифратора, т.е. при устойчивых отказах и сбоях в дешифраторе, при условии поступления строгой последовательности информационных импульсов на вход устройства.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство коммутации для систем многоканального контроля и управления содержит счетчик 1, счетный и установочный входы которого соответственно соединены с информационным и управляющим входами устройства, выходы счетчика соединены с п входами дешифратора 2 с N-2 выходами (где п 1,2,3... р) (М-1) ключей 3, элемент ИЛИ 4 с (M-l) входами, (М-1) параллельных цепей 5, каждая из которых содержит RS-триггер 6, первый элемент ИЛИ 7, первый элемент И 8. Прямой выход RS-триггера 6 и выход первого элемента ИЛИ 7 соединены соответственно с первым и вторым вхомент ИЛИ 7, элемент И 8. А каждая из параллельных цепей 5 с второй по (М-1) содержит второй элемент И 9, с второй по (М-2) - второй элемент ИЛИ 10, Устройство позволяет устранять сбои дешифратора и счетчика, обеспечивает правильное функционирование при появлении частных импульсов, на одном или нескольких выходах дешифратора, что повьш1ает надежность работы устройства, а в случае отсутствия коммутации ключа осуществляет индикацию Отказ. 1 шт.

дами первого элемента И 8, выход которого соединен с входом соответствующего ключа 3, выходы дешифратора 2 с второго по И соединены с первыми входами первых элементов ИЛИ 7 (М-1) параллельных цепей 5 соответственно, вторые входы первых элементов ИЛИ 7 (М-1) параллельных цепей объединены. S-вход RS-триггера первой

параллельной цепи соединен с установочным входом счетчика 1. Каждая из параллельных цепей 5 с второй по (М-1) содержит второй элемент И 9,а с второй по (М-2) - второй элемент

ИЛИ 10, выход которого соединен с R-входом RS-триггера 6. Первые входы вторых элементов ИЛИ 10 параллельных цепей 5 с второй по (М-2) соединены с 8-входом RS-триггера 6 первой параллельной цепи 5. В устройство введен блок 11 контроля, а каждая из (М-2) параллельных цепей 5 содержит элемент 12 задержки, вход которого соединен с выходом первого элемента И 8 предыдущей параллельной цепи 5, а выход - с первым входом второго элемента И 9 следукнцей параллельной цепи 5. Выход второго элемента И 9 второй параллельной цепи соединен с S-входом RS-триггера 6 данной параллельной цепи 5 и с R-входом RS-триггера 6 первой параллельной цепи 5. В параллельных цепях со второй по (М-1) выход второго элемента И 9 соединен с S-входом RS-триггера 6 данной параллельной цепи 5 и с вторым входом второго элемента ИЛИ 10

3

предьщущей параллельной цепи 5. Вторые входы вторых элементов И 9 параллельных цепей 5 с второй по (М-1 объединены и поключены к управляющему входу устройства и первому входу блока 11 контроля.. R-вход RS- триггера 6 (М-1) параллельной цепи 5 соединен с первым входом второго элемента ИЛИ 10 (М-2) параллельной цепи 5 и вторым входом блока 11 контроля, третий вход которого соединен с выходом элемента ИЛИ 4 с (М-1) входами. Входы (М-1) ключей 3 соединены соответственно с входами элемента ИЛИ 4 с (М-1) входами. Объединенные вторые входы первых элементов ИЛИ 7 (М-1) параллельных цепей 5 соединены с выходом Отказ блока 11 контроля, который содержит элемент ИЛИ 13, RS-триггер 14,элемент И 15, элемент НЕ 16 и элемент 17 задержки, вход которого соединен с элементом ИЛИ 13 и является первым входом блока 11 контроля. Выход элемента 17 задержки соединен с первым входом элемента И 15, выход которого соединен с S-входом RS-триг- гера 14, R-вход которого соединен с выходом элемента ИЛИ 13. Второй вход последнего является вторым входом блока 11 контроля, третий вход которого через элемент НЕ 16 соединен с вторым входом элемента И 15. Прямой выход RS-триггера 14 соединен с выходом Отказ блока 11 контроля Устройство коммутации для систем многоканального контроля и управления работает следзтощим образом.

В исходном состоянии импульсом, поступающим на управляющий вход устройства, устанавливается в нулевое состояние RS-триггеры 6 всех параллельных цепей, кроме RS-триггера 6 первой параллельной цепи 5, который этим импульсом устанавливается в единичное состояние. Этот же сигнал производит сброс счетчика 1 и устанавливает RS-триггер 14 в нулевое состояние. С выхода элемента ИЛИ 4 с (М-1) входами на вход элемента НЕ 16 поступает нулевой потенциал, с выхода элемента НЕ 16 разрешающий потенциал поступает на вход элемента И 15,

С поступлением первого тактового импульса на счетный вход +1 счетчика 1 на первом выходе дешифратора 2 появляется коммутирующий потенциал

871844

который через элемент ИЛИ 7 и элемент И 8, подготовленный к работе RS-триггером 6, установленным в единичное состояние импульсом с управ- 5 ляющего входа, поступает на соответствующий ключ 3, коммутируя его через элемент 12 задержки - на вход элемента И 9, подготавливая его к открытию, и также .через элемент ИЛИ

10 4 с (М-1) входами поступает на вход, элемента НЕ 16, нулевым потенциалом с выхода которого элемент И 15 закрывается . Первый тактовый импульс также поступает на вход элемента 17

5 задержки, на R-вход RS-триггера 14 и на вторые входы элементов И 9, причем величина времени задержки сигнала в элементах 12 задержки равна длительности тактового импульса, чем

20 исключается одновременное пригутст- вие на входах элемента И 9 первого тактового импульса коммутирующего потенциала, поступающего с выхода элемента И 8, поэтому RS-триггер 6 вто- рой параллельной цепи остается в нулевом состоянии. Величина времени задержки сигнала в элементе 17 задержки равна времени от момента поступления тактового импульса на +1 вход

30 счетчика 1 до момента закрытия элемента И 15 нулевым потенциалом с выхода элемента НЕ 16, поэтому RS-триггер 14 остается в нулевом состоянии.

I При поступлении второго тактового

импульса он проходит на вторые входы элементов И 9, но проходит только через элемент И 9 второй параллельной цепи 5, подготовленной к открытию

40 вторым коммутирующим потенциалом с выхода элемента И 8 первой параллельной цепи 5, и поступает на S-вход RS-триггера 6 второй параллельной цепи 5, устанавливая его в единичное

45 состояние, и на R-вход RS-триггера 6 первой параллельной цепи 5, устанавливая его в нулевое состояние.

Положительным потенциалом с прямого выхода RS-триггера 6 второй па- 50 раллельной цепи подготавливается к работе элемент И 8, на второй вход которого через время задержки между поступлением второго тактового импульса на +1 вход счетчика 1 и уста55 новлением коммутирующего потенциала на втором выходе дешифратора 2 поступает коммутирующий потенциал (через элемент ИЛИ 7), который проходит через -данный элемент И 8 и поступает

5 12

на соответствующий ключ 3, а также на вход эпемента 12 задержки и через (М-1) входоный элемент ИЛИ 4 с (М-1) входами - на вход элемента НЕ 16. В данном случае элемент И 9 третьей параллельной депи остается закрытым, RS-триггер 6 третьей параллельной цепи - в нулевом состоянии, элемент И 15 остается закрытым, а RS-триг- 1гер 14 остается в нулевом состоянии. I Далее работа происходит аналогично, причем при установке RS-тригге- ра последующей параллельной цепи 5 в единичное состояние RS-триггер 6 предыдущей параллельной цепи 5 уста- навливается в нулевое состояние импульсом, поступающим с выхода элемента И 9 последующей параллельной цепи 5, подключенного к R-входу RS- триггера 6 предыдущей параллельной цепи 5, для RS-триггеров 6 с второй по (М-2) параллельных цепей через . элемент ИЛИ 10, а для RS-триггера 6 первой параллельной цепи 5 - непосредственно.

После коммутации последнего ключа 3 схема возвращается в исходное состояние ийпульсом сброса, поступающим на управляющий вход устройства. В случае появления ложного сигнала на любом выходе дешифратора на выходах элементов И 8 присутствует нулевой потенциал. На выходе элемента ИЛИ 4 также присутствует нулевой потенциал, значит на выходе элемента НЕ 16 присутствует единичный потенциал, . подготавливающий к работе элемент И 15. Схема готова к поступлению следующегсУ тактового импульса и ком- .мутации следующего ключа 3.

При сбое дешифратора - пропадании импульса - устройство не пропускает коммутацию одного из ключей и исправляет сбой в строгом соответствии с числом поступивших тактовых импульсов-. В случае пропадания импульса на второй выходе дешифратора 2 при поступлении на вход счетчика 1 второго тактового импульса происходит сбой - сигнал на втором выходе дешифратора 2 отсутствует. Тактовый импульс, с поступлением которого произошел сбой, поступает в элемент 17 задержки и через элемент ИЛИ 13 на R-вход RS-триггера 14, на второй вход элемента И 9 второй параллельной цепи 5, подготовленного к открытию единичным потенциалом, поступа

гощим с выхода элемента 12 задержки первой параллельной цепи 5. Этим импульсом RS-триггер 6 второй парел- лельной цепи 5 устанарггивается в единичное состояние, а RS-триггер 6 первой параллельной цепи 5 - в нулевое. Элемент И 8 второй параллельной цепи 5 подготовлен к работе в результате сбоя в дешифраторе, на его выходе сохраняется нулевой потенциал. Элемент И 15 остается подготовленным к работе единичным потенциалом,поступающим с выхода элемента НЕ 16.По окончании времени задержки элемента 17 задержки второй тактовый импульс, пройдя через элемент И 15, устанавливает RS-триггер 14 в единичное состояние. Потенциал с прямого выхода триггера 14 поступает на второй вход элемента И 8 через элемент ИЛИ 7 и.проходя через него осуществляет коммутацию второго ключа 3, которая не пропускается. Все процессы по нению сбоя завершаются до поступления на вход устройства следующего тактового импульса, что исключает пропускание тактового импульса.

При появлении сигналов на двух и более выходах дешифратора 2,один из которых является коммутирующим, а остальные ложными, коммутацию ключа 3 производит только истинный сигнал, поданный на параллельную цепь 5, подготовленную к работе RS-триг- гером 6 этой параллельной цепи 5,установленным в единичное состояние тактовым импульсом, при поступлении которого и произошел сбой. Ложные сигналы через параллельные цепи 5 не проходят, поскольку все элементы И 9 других параллельных цепей 5 закрыты нулевым -потенциалом с прямых выходов RS-триггеров 6.

Ситуация, когда все потенциалы на выходах дешифратора 2 ложные аналогична появлению одного ложного сигнала в устройстве, и в этом случае оно работает аналогично указан- ному режиму ложный сигнал. Устройство работоспособно и при полном выходе из строя (устойчивом отказе) счетчика 1 или дешифратора 2 и производит последовательно коммутацию ключей 3 в соответствий с поступающими на информационный вход устройства тактовыми импульсами.

Предлагаемое устройство позволяет устранять сбои дешифратора и счетчи

ка, обеспечивает праЁильное функционирование при появлении частных импульсов на одном или нескольких выходах дешифратора, что повьппает надежность работы устройства, а в случае отсутствия коммутации ключа осуществляет индикацию

Отказ,

Формула изобретения

Устройство коммутации для систем многоканального контроля и управления, содержащее счетчик, счетный и установочный входы которого соответственно соединены с информационньгми и управляющим входами устройства, выходы счетчика соединены с п входами дешифратора с М Z выходами (где п 1,2,3...р), (М-1) ключей/ элемент ИЛИ с (М-1)-входами, (М-1) параллельных цепей, каждая из которых содержит RS-триггер, первый элемент ИЛИ, первый элемент И, прямой выход RS-триггера и выход первого элемента ИЛИ соединены соответственно с первым и,.вторым входами первого элемента И, вькод которого соединен с входом соответствующего ключа, выходы дешифратора с второго по М соединены с первыми входами первых элементов ИЛИ (М-1) параллельных цепей соответственно, вторые входы первых элементов ИЛИ (М-1) параллельных цепей объединены, S-вход RS-триггера первой параллельной цепи соединен с установочным входом счетчика, каждая из параллельных цепей с второй по (М-1) содержит второй элемент И, а с второй по (М-2) - второй элемент ИЛИ, выход которого соединен с R-входом RS-триггера, первые входы вторых элементов ШШ параллельных цепей с второй по (М-2) соединены с S-входом RS-триггера первой параллельной цепи, о т л и- . чающееся тем, что, с целью повышения надежности, введены блок контроля,.а в каждую (М-2) параллельных цепей - элемент задержки, вход которой соединен с выходом первого

10

15

20

25

30

35

40

45

50

элемента И предыдуще цепи, а выход - с пе рого элемента И след ной цепи, выход вто И второй параллельно с S-входом RS-тригге лельной цепи и с R-в ра первой параллельн раллельных цепях с в выход второго элем j с S-входом RS-тригге лельной цепи и с вто рого элемента ИЛИ пр лельной цепи, вторые элементов И параллел рой по (М-1) объедин к управляющему входу первому входу блока RS-триггера (М-1) па соединен с первым вх мента ИЛИ (М-2) пара вторым входом блока вход которого соедин элемента ШШ с (М-1) (М-1) ключей соедине но с входами элемент входами, объединенны первых элементов ШШ ных цепей соединены блока контроля.

Устройство по п. ющееся тем, что шения достоверности контроля содержит эл триггер, элемент И, мент задержки, вход к нен с элементом ИЛИ и вым входом блока конт элемента задержки сое входом элемента И, вы соединен с S-входом R-вход которого соеди элемента ИЛИ, второй является вторым входо ля, третий вход котор мент НЕ соединен с вт элемента И, прямой вы соединен с выходом О троля.

Составитель В.Слепцов Редактор С.Лисина Техред И.Попович Корректор Н.Корол:

Заказ 7720/54 Тираж 670Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

. Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

0

5

0

5

0

5

0

5

0

элемента И предыдущей параллельной цепи, а выход - с первым входом второго элемента И следующей параллельной цепи, выход второго элемента И второй параллельной цепи соединен с S-входом RS-триггера данной параллельной цепи и с R-входом RS-триггера первой параллельной цепи, в параллельных цепях с второй по (М-1) выход второго элемента И соединен- j с S-входом RS-триггера данной параллельной цепи и с вторым входом второго элемента ИЛИ предыдущей параллельной цепи, вторые входы вторых элементов И параллельных цепей с второй по (М-1) объединены и подключены к управляющему входу устройства и первому входу блока контроля, R-вход RS-триггера (М-1) параллельной цепи соединен с первым входом второго элемента ИЛИ (М-2) параллельной цепи и вторым входом блока контроля, третий вход которого соединен с выходом элемента ШШ с (М-1) входами, входы (М-1) ключей соединены соответственно с входами элемента ИЛИ с (М-Т) входами, объединенные вторые входы первых элементов ШШ (М-1) Параллель-, ных цепей соединены с выходом Отказ блока контроля.

Устройство по п. 1, отличающееся тем, что, с целью повышения достоверности контроля, блок контроля содержит элемент ИЛИ, RS- триггер, элемент И, элемент НЕ и элемент задержки, вход которого соединен с элементом ИЛИ и является первым входом блока контроля, выход элемента задержки соединен с первым входом элемента И, выход которого соединен с S-входом RS-триггера, R-вход которого соединен с выходом элемента ИЛИ, второй вход которого является вторым входом блока контроля, третий вход которого через элемент НЕ соединен с вторым входом элемента И, прямой выход RS-триггера соединен с выходом Отказ блока контроля.

Изобретение относится к области автоматики и контрольно-измерительной технике. Может быть использова- ; но в системах управления и контроля. Цель изобретения - повышение .надежности устройства. Достигается в обес печении коммутации ключей в строгой последовательности при появлении сигналов в результате отказа дешифратора, а также при сбое (пропадании импульсов) дешифратора, т.е. при устойчивых отказах и сбоях в дешифраторе, при условии поступлеКст9ное (Л |С 00 ч 00