Адаптивный аналого-цифровой преобразователь Советский патент 1987 года по МПК H03M1/18 

1128

Изобретение относится к вычисли- тельной технике и может применяться для преобразования мгновенного значения сигнала в цифровой код и при передаче информации по каналам свя- зи с обработкой ее в цифровом виде.

Цель изобретения - повышение стабильности амплитуды и формы выходного сигнала в цифровом эквиваленте при изменении входного сигнала.

На фиг.1 приведена функциональная схема предлагаемого адаптивного аналого-цифрового преобразователя; на фиг,2 - эпюры напряжений в различных точках устройства в контуре, осуществляющем преобразование аналог - цифра (нормальный режим); на фиг.З - эпюры напряжений в различных точках устройства в контуре, осуществляющем преобразование аналог - циф- ра, когда опорное напряжение меньше сигнала (начинается ограничение).; .на фиг.4 - варианты соотношений амплитуд входного сигнала и опорного напряжения при включении преобразователя; на фиг.5 - эпюры напряжений в различных точках устройства при изменении величины опорного напряжения (опорное напряжение увеличивается); на фиг.6 - то же (опорное на- пряжение уменьшается); на фиг.7 - принципиальная схема блока ограничения; на фиг.В - принципиальная схема числового детектора.

Ппеобразователь (фиг.1) содержит первый 1 и второй 2 компараторы, D-триггер 3 верхнего уровня, D-триг- гер 4 нижнего уровня, .-элемент ИСКЛЮ- ИЛИ 5, первый реверсивный счетчик 6, преобразователь 7 код - напряжение, выполненный на мультиплексоре 8, первую 9 и вторую 10 ре- зистивные матрицы типа R-2R, блок I ограничения, числовой детектор 12, пороговое устройство 13, интегратор 14, блок 15 регулирования опорного напряжения, выполненньм на втором реверсивном счетчике 16 и цифроанало говом преобразователе 17, усилитель 18 опорного напряжения.

Блок 11 ограничения (фиг.7) содержит первый 19 и второй 20 элементы НЕ и первый 21 и второй 22 элементы И.

Числовой детектор 12 (фиг,8) со- держит (п-1)-е элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 23 и 24, где п - число разрядов выходного кода преобразователя, и элемент НЕ 25.

5

5 0 5 0

5

Устройство работает следующим об- разом.

Адаптивный аналого-цифровой преобразователь состоит из двух следящих контуров и при этом первый контур содержит первый 1 и второй 2 кo fflapaтopы, D-триггеры верхнего 3 и нижнего 4 уровней, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, первый реверсивный счетчик 6, преобразователь 7 код - напряжение и вьтолняет преобразование аналог - цифра,.а второй контур содержит выходы разрядов первого реверсивного счетчика 6, блок II ограничения, числовой детектор 12, пороговое устройство 13, интегратор 14, блок 15 регулирования опорного напряжения, выполненньм на реверсивном счетчике 16 и цифроаналоговом преобразователе 17, усилитель 18 опорного напряжения, соответствующие информационные входы мультиплексора 8 и управляющие входы резистивньгх матриц типа R-2R и выполняет изменение опорного напряжения так, чтобы величина цифрового эквивалента выходного напряжения оставалась постоянной.

Рассмотрим работу первого контура. Пусть на неинверт ирующие входы первого и второго компараторов поступает верхняя полуволна измеряемого сигнала (фиг.2 и 3). Поступающие на инвертирующие входы компараторов 1 и 2 с выхода преобразователя 7 код- напряжение потенциалы отличаются на величину, соответствующую выходному напряжению младшего разряда, потому что на управляющие входы резистив- ных матриц типа R-2R (фиг.1) подают-. ся одинаковые по величине, но разные по знаку напряжения (в качестве отрицательного напряжения можно подавать нулевой уровень, но тогда отрабатываемый диапазон будет в два раза меньше). При этом на инвертирующий вход первого компаратора 1 подается более положительный сигнал. Как только входной сигнал на неинвертирующем входе второго компаратора 2 превысит потенциал инвертирующего входа, на выходе компаратора 2 появится высокий потенциал l (фиг.2в, Зв). По заднему фронту импульсов Такты (фиг.2а. За) это состояние компаратора 2 переписывается в Е -триггер 4 нижнего уровня (фиг.2д, Зд). Измеряемый сигнал продолжает увеличиваться и в какой-то момент его величины превысит потенциал инвертирующего входа первого компаратора 1 и на выходе этого компаратора также появится высокий потенциал 1 (фиг.2г, Зг). По соответствующему заднему фронту импульсов Такты это состояние записывается в D-триг- г.ер 3 верхнего уровня (фиг.2е, Зе). При появлении двух 1 на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 появля- ется низкий потенциал на его выходе, а значит, и на входе переноса первого реверсивного счетчика 6. Последний обладает таким свойством, что счет импульсов, поступающих на вход Сложение - вычитание возможен только тогда, когда на входе переноса стоит низкий потенциал (О). Несмотря на то, что до этого момента тактовые импульсы поступали, счет чик 6 изменит свое состояние только тогда, когда на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 появится низкий потенциал (О) (фиг.2ж, Зж) с приходом очередного тактового импульса. Срабатывание счетчика 6 задерживается на какое-то время, но образуется некоторая зона нечувствительности и помехи, которые не превышают по амплитуде эту зону, не вызывают ложных срабатываний счет.чика 6 и преобразователя в целом.

Новое состояние первого реверсивного счетчика 6 переписывается в преобразователь 7 код - напря- женйе. Потенциалы на выходах резис- тивных матриц 9 и 10 типа R-2R изменяются (в данном случае увеличиваются) на величину, соответствующую выходному напряжению младшего разря- да, и на инвертирующих входах первого 1 и второго 2 компараторов появляются новые потенциалы сравнения. Аналогично преобразователь срабатыва ет каждый раз на следующих потенциа- лах сравнения на всей восходящей части сигнала (фиг.26, Зб). После точки С (фиг.2б) измеряемый сигнал уже не превышает потенциал сравнения верхнего уровня, а значит, первый компа- .ратор 1 и D-триггер 3 верхнего уровт ня остаются в состоянии О (фиг.2г, е, Зг, е). В точке D измеряемый сигнал становится меньше потенциала сравнения на инвертирующем входе второго компаратора 2. На выходе его появляется низкий потенциал О , который по заднему фронту импульсов Такты переписывается в D-триг5 JO 5203089104

гер 4 нижнего уровня (фиг.2в, д, Зв, д). На выходах D-триггеров верхнего 3 и нижнего 4 уровней устанавливаются низкие потенциалы (О), а значит, создаются условия для смены первым счетчиком 6 своего состояния С приходом очередного импульса Такты по его переднему фронту число в первом счетчике 6 уменьшается на еди- ницу, а значит, меняются выходные напряжения преобразователя 7 код - напряжение и на инвертирующих входах первого и второго компараторов появляются новые потенциалы сравнения.

Так работает предлагаемый адаптивный аналого-цифровой преобразователь, если выполняется соотношение

ди

on

N ё А

Сиги

где А, - амплитуда измеряемого

сигнала;

uUon - выходное напряжение младшего разряда преобразователя 7 код - напряжение; N - число разрядов первого реберсивного счетчика 6. В реальных условиях такое совпадение бывает редко, особенно если аналого-цифровой преобразователь работает в канале связи. Амплитуда сигнала меняется и устройство должно эти изменения отработать. Поэтому рассмотрим как предлагаемое устройство работает в режиме стабилизации выходного сигнала.

Пусть справедливо соотношение uUpp N Aj, . Опорное напряжение мало, в первом счетчике один записывается максимальное число, но вход- Ной сигнал больше сигнала преобразователя 7 код - напряжение. Если первый счетчик 6 сосчитает следующий импульс, то он сбросится в нулевое состояние. Дпя предотвращения этого существует блок 11 ограничения, который, используя старший разряд и перенос первого реверсивного счетчика (фил .Зз), дешифрует это состояние и вырабатывает импульс для установки D-триггера 3 верхнего уровня в О (фиг.Зи). По диаграмме состояния элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 следующий импульс на сложение уже не пройдет на вход первого реверсивного счетчика 6, потому что на входе переноса этого счетчика (на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5) будет стоять и первый счетчик 6 не будет считать. Если сменится знак первой производной сигнала (нисходящая часть сигнала), то сработает второй компаратор 2 (фиг.Зд). Его состояние О) запишется в D-триггер нижнего уровня. После этого на выходе, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 установится О и число в первом реверсивном счетчике 6 уменьшится на одну 1. Такой случай, когда не намного меньше А. изображен на фиг.Зб и соответствует начальному ограничеuUon

A...- (фиг.а).

сиг

нию. Пусть

Отсчеты первого реверсивного счетчика 1 поступают в числовой детектор 12. Огибающая сигнала числового детектора 12 показана на фиг.5а. В результате сравнения с порогом в пороговом устройстве 13 огибающая преобразуется в знаковую функцию, соответствующую положительному и отрицательному заполнению полуволн сигнала (фиг.5б). Знаковые отсчеты с выхода порогового устройства 13 через интегратор 14 поступают в блок 15 регулирования опорного напряжения .

Использование интегратора 14 в адаптивном аналого-цифровом преобразователе связано с характером сигналов, которые могут обрабатываться. Возможны сигналы одной и той же частоты. В этом случае нет необходимости обрабатывать каждый отсчет. Можно делать измерения реже. На фиг.5 : и 6 показан случай сигналы различной частоты), когда полуволна сигнала не равна по длительности.

На. Сигнал может также действовать помеха.

Действие последних двух факторов необходимо усреднять, чтобы выявить общую тенденцию поведения знаковой функции. Поэтому знаковые отсчеты поступают в интегратор 14 с частотой такт После интегратора 14 отсчеты во второй реверсивный счетчик 16 блока 15 регулирования опорного напряжения поступают с частотой f /2

ТПИТ

где частота напряжения на входе Такты, k - число разрядов интегратора 14.

Во втором реверсивном счетчике 16 блока 15 регулирования опорного напряжения записывается число

889106

которое преобразовывается цифроана- логовым преобразователем 17, выходное напряжение которого усиливается усилителем 8 опорного напряжения

5 и представляет собой опорное напряжение.

Обозначим Т - число разрядов второго реверсивного счетчика 16 блока 15 регулирования опорного напряжения;

О дЕ - выходное напряжение младшего.

разряда цифроаналогового преобразователя 17; Kij - коэффициент усиления усилителя 18 опорного напряжения. Тогда максимальное значение опорного

15

напряжения

Uo-,.mc.x

К,

20

25

30

35

40

ус , а текущее зависит от числа усредненных знаковых отсчетов, записанных во втором реверсивном счетчике 16. Это напряжение подается в преобразователь 7 код - напряжение и определяет более положительное (на величину выходного напряжения младшего разряда преобразователя 7 код - напряжение) выходное напряжение первой резистивной матрицы типа R-2R, а также величину всего выходного напряжения преобразователя 7 код - напряжение.

Для ;Данного случая (фиг.5) положительное заполнение преобладает на длительности полуволн (фиг.56), и это преобладание определяет рост опорного напряжения (фиг.5г) до тех пор, пока опорное напряжение не станет равным входному сигналу по амплитуде. Аналогично работает преобразователь в режиме уменьшения опорного напряжения. На фиг.ба-г показан случай слежения за входным сигналом.

Таким образом, изменяя числа (отсчеты) во втором реверсивном счетчике 16 с помощью напряжения тактовой

45 шины (фиг.5в и 6в) и изменяя соответствующим образом величину опорного напряжения, удается поддерживать постоянство амплитуды и формы выходного сигнала адаптивного аналого-циф50 рового преобразователя. Функциональное построение адаптивного аналого- цифрового преобразователя обеспечивает хорошие характеристики. Например, четырехразрядное устройство по

55 данной функциональной схеме обеспечивает постоянство цифрового эквивалента выходного напряжения.при изменении входного сигнала от 8 мВ до 8 В.

Формула изобретения

1. Адаптивный аналого-цифровой преобразователь, содержащий входную шину, два компаратора, преобразователь код - напряжение, .первый ре- версивный счетчик, информационные входы которого соответственно соединены с одноименными входами преобра зователя код - напряжение и являются выходными шинами, отличающийся тем, что, с целью повышения стабильности амплитуды и формы выходного сигнала в цифровом эквива- ленте при изменении входного сигнала в него введены D-триггер верхнего уровня, D-триггер нижнего уровня, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок ограничения, числовой детектор, порого- вое устройство, интегратор, блок регулирования опорного напряжения, выполненный на последовательно соединенных втором реверсивном счетчике и цифроаналоговом преобразователе, а преобразователь код - напряжение выполнен на мультиплексоре и первой и второй резистивных матрицах типа R-2R, выходы которых соединены соответственно с инвертирующими входами первого и второго компараторов, выходы которых соединены соответственно с D-входами D-триггеров верхнего и нижнего уровней, прямые выходы которых соединены соответственно с первым и вторым входами элемента ИС- ЮЦОЧАЮЩЕЕ ИЛИ, а прямой вход В-Триг- гера нижнего уровня соединен с входом Сложение - вычитание первого реверсивного счетчика, вход пере- носа которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные выходы реверсивного счетчика поразрядно соединены с одноименными входами числового детектора, выходы старщего разряда и переноса первого реверсивного счетчика соединены соответственно с первым и вторым входами блока ограничения, первый и второй выходы которого соединены со ответственно с входом установки в о D-тригггера верхнего уровня и входом установки в 1 D-триггера нижнего уровни, одноименные информационные входы первой и второй резис- тивных матриц типа R-2R объединены и подключены к одноименным информационным входам мультиплексора, первые информационные входы которого объеди

с fOJ5, 20 2530. jc 40 4550 о8

йены с управляющим входом первой ре- зистивной матрицы типа R-2R и соединены с выходом напряжения положитель-, ной полярности усилителя опорного напряжения , вторые информационные входы мультиплексора объединены с управляющим входом второй резистивной матрицы типа R-2R и соединены с выходом напряжения отрицательной полярности усилителя опорного напряжения, управляющие входы мультиплексора являются соответствующими информационными входами преобразователя код - напряжение, Jpыxoды числового детектора соответственно соединены с первыми входами порогового устройства, второй вход которого является шиной установки порога сравнения, .а выход соединен с первым входом интегратора, выход которого соединен .с входом Сложение - вычитание второго реверсивного счетчика, выход цифроаналогово- го преобразователя соединен с входом усилителя опорного напряжения, неинвертирующие входы первого и второго компараторов объединены и подсоединены к входной шине, вход синхронизации D-триггера верхнего уровня объединен с одноименным входом D-триг- . гера нижнего уровня, со счетными входами первого и второго реверсивных счетчиков, с вторым входом интегратора и является тактовой шиной.

2.Преобразователь по п. 1, от личающийся тем, что блок ограничителя выполнен на первом элементе НЕ, вход которого объединен

с первым входом первого элемента И и является первым входом блока ограничителя, а первьй выход соединен с дервым входом второго элемента И, второй вход которого объединен с вторым входом первого элемента И и соединен с выходом второго элемента НЕ, вход которого является вторым входом блока ограничителя, первым выходом которого является выход первого элемента К, а вторым выходом является выход второго элемента И.

3.Преобразователь по п. 1, о т - личающийся тем, что числовой детектор выполнен на п-1 элементах ИСКЛОЧАЮЩЕ ИЛИ, где п - число разрядов выходного кода преобразователя, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и вход элемента НЕ яв- . ляются входами числового детектора, выходами которого являются выход эле9128891010

мента НЕ и выходы элементов -ИСКЛО- единены и подключены к выходу элеменЧА ОЩЕЕ ИЛИ, вторые входы которых объ- та НЕ.

Изобретение относится к вычислительной технике и может применяться ,цля преобразования мгновенного значения сигнала в цифровой код и при передаче информации по каналам связи с обработкой ее в цифровом виде. Целью изобретения является по- вьпиение стабильности амплитуды и формы выходного сигнала в цифровом эквиваленте при изменении входного сигнала. В преобразователь, содержащий два компаратора 1 и 2, .реверсивный счетчик 6, преобразователь 7 код - напряжение, введены два D-триггера 3 и 4, элемент 5 ИСКЛЮЧАЮЩЕЕ ИЛИ, блок tl ограничения, числовой детектор 12, пороговое устройство 13, интегратор 14, блок 15 регулирования опорного напряжения и усилитель 18 опорного напряжения. 2 з.п. ф-лы, 8 ил. § (Л Wlf

Фиг.

immmwmmmmM mmmL

ff / V VV л

д

фиг.5

zl

z

v:

X

21

21

Редактор А.Козориз

Составитель Ю.Спиридонов

Техред В.Кадар Корректор 0.Луговая

Заказ 758Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород,, ул.Проектная, 4

фиг.7

фиг. 8