Вычислитель ошибок помехоустойчивого декодера Советский патент 1987 года по МПК G06F17/00 G06F11/00 H03M13/51 

Изобретение относится к вычислительной технике и может быть использовано в устройствах декодирования кода Рида-Соломона (PC-кода) в аппаратуре передачи и обработки цифровой информации.

Цель изобретения - упрощение устройства.

На чертеже приведена блок-схема вычислителя ошибок.fO

Вычислитель ошибок помехоустойчивого декодера содержит блок I сумматоров, первый и второй перемножители 2 и 3, квадратор 4, преобразователь 5 кода, первый и второй сумматоры 6 5 и 7, элемент ИЛИ 8, элемент ИЛИ-НЕ 9, элемент И 10, первый и второй блоки 11 и 12 элементов И, первые - четвертые входы 13-16 и выходы 17.

Сумматоры 1, 6 и 7, перемножите- 0 ли 2 и 3 и квадратор 4 выполняют операции надчислами вполе ГалуаОР (2), где m - разрядность входных символов,

Преобразователь 5 кода служит для вьщачи кода обратного элемента поля Галуа. Он может быть вьтолнен на программируемом постоянном запоминающем устройстве, по нулевому адресу которого заносится нулевое значение элемента поля Галуа GF (2).

При описании работы устройства использованы следующие обозначения: У а У„ - значения ошибок как символы .длиной m бит или элементы конечного . поля GF (); Х и Х - локаторы ошибок; S,, Sj, S-3 и 84 - синдромы ошибок} oi - примитивный элемент конечного поля GF (2); X « произвольный элемент конечного поля, обратный локатору;

1 при - операция-вьще- sign Z j ления нулевого О при значения элемента конечного поля.

25

30

40

35

.

45

Принцип работы устройства представляет собой совмещение процедуры назсовдения корней полинома локаторов овзибок с пошаговым методом декодирования циклических кодов, причем в каждом такте декодирования совмещены процедуры классификации твдтов ошибок локализации ошибки и вычисления ее значения.

Вычислитель ошибок работает следующим образом.

5

0

В k-M такте, где k , К-, К - длина информационной части РС-к.ода, на входы 13-16 вычислителя с блока формирования синдромов (не показан) параллельно синдромы S

5

0

подаются соответствующие X, S,X S,X% де., л, Lij 3 1 кодируемого кодового слова, а на выходах 17 вычислителя ошибок в этом же такте появляются начения ошибок

в позициях гт кодового слова. При

Л

отсутствии ошибок в кодовом слове на выходах I7 во всех тактах выраба- тьгоается нулевое значение У. В случае одной ошибки со значением У( в позиции Xj на выходах 17 значение У У вырабатывается только при

V

X гт- , а во всех остальных тактах

А,

на выходах 17 вырабатывается У 0. В случае двух ошибок со значениями У, и У в соответствующих позициях X, и Xj значения У У, и У УЗ вырабатываются на выходах I7 при соответственно X тг- и X -- , а в ОС-. л, Xj

тальных тактах на выходах 17 вырабатывается значение У 0.

Синдромы, поступившие в очередном такте с входов 13-16 на соответствующие входы блока 1 сумматоров, попарно суммируются, образуя на выходах блока сумматоров соответствующие

40

35 ,суммы: гГ,2(Х), ЛГ,(Х), 2Г(Х) и

. ), где Z;j (X)S, .Значения ошибок вьгаисляются

в соответствии с логико-алгебраическим выражением

y-tj(X)+t2t, -|2ig) ,

где t, я t - логические переменные, с помощью которЬпс производится клас- 45 сификация типов ошибок в кодовом елоее и локализация места ош1-1бок , Логические переменные вычисляются по следующим выражениям:

t,.sign r.4(X)}

50 (X) I+sign g:,(X)+ z; (X) ) .

Логическая переменная t| образуется на выходе элемента ИЛИ 8, логическая переменная t вычисляется с помо- 5J щью блоков 2f 4, 6, 9 и образуется на выходе элемента ИПИ-НЕ 9, отнолг(х)

шение вычисляется блоками 3-5, 2.

3 . 1295532

При декодировании PC-кодов с не- этом случае на выходах 17 образуется

правлением двух ошибок в вычислителе ошибок вдзможны следующие три ситуации.

значение ошибки У, .

При первой ситуации в кодовом ело- 5 З -Х S+ , : Х (Х,У, ) +

/.оДл;

10

+ (, ), +х у.,) х(х, -ьх .у, )+х (XV, )

Таким образом, благодаря сокращению числа вычисляемых переменных t удается упростить устройство.

ве отсутствуют ошибки, т.е. Х,Х2 . В этом случае в каждом такте на входы 13-16 поступают нулевые значения, .так как ,, На выходе элемента ДЛИ 8 образуется , на выходе элемента ИЛИ-НЕ 9 - t, поэтому на каждом такте работы на выходах 17 образуется значение ошибки У О,

При второй ситуации в кодовом ело- 5 Формула изобретения ве имеет место одна ошибка, т,е.

Х(/0, У, , Х., Возможны два Вычислитель ошибок помехоустой- случая. Во-первых-, ХХ,- т,е. ошибка чивого декодера, содержащий преобра- не локализована, тогда 24(), а зователь кода, элемент ИЛИ, блок сум- (Х) 0. Поэтому на выходе элемента 20 маторов, первые, вторые и третьи ИЛИ 8 и на выходе элемента ИПИ-НЕ 9 выходы которого подключены соответ- образуются соответственно и В этом случае на выходах 17 всегда

ственно к первым входам первого перемножителя, входам квадратора и вторым входам первого перемножителя,

25 выходы которого соединены с соответствующими первыми входами первого сумматора, выходы которого подключены к входам элемента ИЛИ-НЕ, выход которого соединен с первым входом

30 элемента И, выходы квадратора подключены к соответствующим вторым входам первого сумматора и первьм входам второго перемножителя, выходы которог;о соединены с первыми входами и на выходе элемента ИЛИ-НЕ 9 обра- первого блока элементов И , выходы

которого подключены к соответствующим первым входам второго сумматора, второй блок элементов И, выходы которого подключены к соответствующим

40 вторым входам второго сумматора, выходы которого являются выходами вычислителя , выход элемента И соединен. с вторым входом первого блока элементов И, первые входы блока сумма45 торов являются первыми входами вычислителя, вторые и третьи, четвертые и пятые, шестые и седьмые входы блока сумматоров соответственно объединены и являются вторыми, третьими , поэтому в соответствии с логи- „ четвертыми входами вычислителя,

восьмые входы блока сумматоров и пербудет нулевое значение, так как

, х (х,)-.г г -2. 3 -12

х (X y,)+x(x.y,)J „VyV 4---- .л,у,; +

ххх,у, )+х (х;у, )

+)i(, )о

Во-вторых, , , ошибка локализована. Тогда 2( К)0 и р(Х) 0, Поэтому на.выходе элемента ИЛИ 8

зуются соответственно и t. В этом случае на выходах 17 вырабатывается значение ошибки У)

У Х(, ) (XX, ),. При -третьей ситуации в кодовом слове имеют место две ошибки, т.е. Х,, , У(, Х,, , Воз-, можны два случая. Во-первых, XX,т и XX , т.е. ни одна из ошибок не локализована. При этом ) может принимать любые значения, т,е. возможно как t(05 так и t..,- на выходе элемента ШШ 8. Однако (Х)0, и на выходе элемента ИЛИ-НЕ 9 всегда

ко-алгебраическим выра кением для вы- числе.ния значения ошибок на выходах 17 обра,зуется У 0. Во-вторых, локализована одна из двух ошибок, напри-. мер, XX, 1, Тогда и 2:(X )0 Й(Х)Ь, Поэтому на выходе элемента ШШ 8 и на выходе элемента ШШ-НЕ 9 образуются со- -ответственно t, 1 и ., В

55

вые входы второго блока элементов И соответственно объединены и подключены к вторым входам вычислителя, отличающийся тем, что, с целью упрощения устройства, четвертые выходы блока сумматоров подключены непосредственно к входам элемента ИЛИ и через преобразователь

значение ошибки У, .

/.оДл;

+ (, ), +х у.,) х(х, -ьх .у, )+х (XV, )

10

Таким образом, благодаря сокращению числа вычисляемых переменных t удается упростить устройство.

вые входы второго блока элементов И соответственно объединены и подключены к вторым входам вычислителя, отличающийся тем, что, с целью упрощения устройства, четвертые выходы блока сумматоров подключены непосредственно к входам элемента ИЛИ и через преобразователь

1295532

йода к соответствующим вторым входам мента И, второй вход второго блока второго перемножителя, выход элемен- элементов И подключен к выходу эле- та ШШ соединен с йторым входом эле- мента ИЛИ-НЕ.

Изобретение относится к вычислительной технике. Его использование в аппаратуре передачи и обработки цифровой информации позволяет упростить устройство. Вычислитель ошибок содержит блок 1 сумматоров, перемно- жителд 2, 3, квадратор 4, преобразователь 5 кода, сумматоры 6, 7, элемент ИЛИ 8, элемент ИЛИ-НЕ 9, элемент И 10 и блоки 11, 12 элементов И. Благодаря сокращению числа вычисляемых переменных достигается упрощение схемы, I ил, сл с