Устройство для мажоритарного декодирования при трехкратном повторении кодовой комбинации Советский патент 1987 года по МПК H03M13/27 

Изобретение относится к вычислительной технике и может быть использовано при построении систем обмена данными, использующих линейные коды. Цель изобретения - повьтшние достоверности декодирования и расширение области применения за счет обеспечения возможности декодирования линейных кодов.

На фиг.1 приведена блок-схема устройства для мажоритарного декодирования при трехкратном повторении кодовой комбинации; на фиг.2 - блок коррекции; на фиг.З и 4 - временные диаграммы работы блока синхронизации и блока коррекции.

Устройство содержит детектор 1 качества блок 2 коррекции,, регистр 3 сдвига, декодер 4, коммутатор 5, первый 6 и второй 7 блоки памяти, мажоритарный элемент 8 и блок 9 синхронизации. На фиг,1 обозначены информационный вход 10, первый 11 и второй 12 установочные входы, тактовый вход 13 и выход i 4,

Детектор 1 качества предназначен для анализа качества каждого принимаемого (до п включительно) символа кодовой комбинации и вырабатывания сигнала стирания (б)в том случаеj если принятый символ не может быть отождествлен на с 1 ни с О.

Блок 2 коррекции (фиг.2) может быть выполнен на элементе 15 ЗАПРЕТ элементах И 16 и 17 и элементе ИЛИ 18 Регистр 3 сдвига имеет п разрядов где п - число символов кодовой комбинации.

Декодер 4 предназначен для обнаружения и, если возможно, исправления ошибок в сообщении, закодированном при помощи линейного кода Конкретный вид кода определяет выполнение декодера 4.

Коммутатор 5 может быть выполнен на трех элементах И, первые входы которых объединены и являются информационным, а вторые входы - соответствующими управляющими входами коммутатора 5,

Первый блок 6 памяти предназначен для заполнения результатов декодирования (наличие или отсутствие ошибок в кодовой комбинации).

Второй блок 7 памяти содержит три регистра (R 1, R 2 и R 3) емкостью на К символов каждый, где К - число информационных символов кодового слова. Этот блок 7 предназначен

для хранения информационных символов трех гювторени кодового вектора сообщения,

Мажоритарный элемент 8 может ра- ботать в двух режимах: голосования- по большинству или выбора одной из трех комбинаций. Режим работы элемента 8 обеспечивается управляющими сигналами с блока 6.

Блок 9 синхронизации обеспечивает подачу на блоки устройства синхроимпульсов в соответствии с временной диаграммой фиг.З, на которой обозначено: а - входной сигнал (вход 10); GfB - сигналы на первом и втором установочных входах 11 и 12 (Есть маркер после тайм-аута и Есть маркер)- г - импульсы тактовой синхронизации; д-к - сигналы на втором - седьмом выходах блока 9.

Сигнал на первом выходе блока 9 синхронизации повторяет сигнал на первом установочном входе П (фиг.Зб). Устройство для мажоритарного деко- дирования циклических кодов при трехкратном повторении кодовой комбинации работает следующим образом.

Исходное состояние обеспечивается синхроимпульсом с первого выхода блока 9 (фиг.Зб), Этот импульс позволяет обнулить все элементы памяти устройства и разрешает прохождение импульсов тактовой синхронизации (фиг.Зг), разграниченных на пач- ки определенной длины, на синхро- входы блоков устройства.

Символы первого повторения кодовой комбинации с частотой импульсов с второго выхода блока 9 (фиг.Зд) поступает в декодер 4 и блок 2 коррекции, с выхода которого они записываются в регистр 3 сдвига. С выхода декодера 4 К информационных символов через коммутатор 5 заносятся в блок 7 (в регистр R 1) по синхроимпульсам с третьего выхода блока 9 (фиг.Зе). Одновременно анализ от деления кодовой комбинации на образующий полином заносится в блок 6 по сигналам с шестого выхода блока 9 (фиг,3и). Блок 2 коррекции предназначен для коррекции символов в принимаемых кодовых комбинациях с использованием для этого сигнала стирания, несут щего информацию о качестве принимаемого символа. Принцип коррекции заключается в следующем. При приеме первого повторения его запоминают в регистре 3 сдвига (Y). При приеме второго повторения (i фиксируются соответствующие ему стирания в и определяется результат сложения по модулю два () одноименных символов когзультат ло HQ е-вЯ.

довых векторов и

1гического перемножения с определенной вероятностью укажет на искаженные символы второго повторения, которые инвертируются в соответствии с е . Скорректированная комбинация будет иметь вид )Г „©е Указанные операции над сигналами

О О О

о

о о 1

I

о о

На основании таблицы можно составить алгоритм функционирования блока 2 коррекции: если присутствует сигнал стирания (0 1), то предпочтение отдается ранее принятому (более качественному) символу; если сигнал стирания отсутствует (0 О), в регистр 3 заносится символ принимаемой комбинации.

Каждое декодированное повторение кодовой комбинации с декодера 4 записывается в блоке 7 в свой регистр, а в блок 6 записывается остаток от деления этого повторения на образующий полином.

Таким образом, после приема трех повторений кодовой комбинации в блоке 7 памяти хранится ЗК символов информации, а в блоке 6 - информация об ошибках, обнаруженных в этих повторах .

С началом пакета синхроимпульсов (фиг.Зк) информация с выходов регистров 7 поступает на .входы мажоритарного эл€ мента 8, режимы работы

(фиг.4) позволяют осуществить исправление некоторой доли ошибок во втором повторении сообщения. Скорректированная комбинация заносится в регистр 3 сдвига и при приеме третьего повторения описанные операции повторяются, при этом информация, хранимая в регистре 3, выступает в качестве Y, а принимаемая с входа 10 - в качестве 2.

Возможные сочетания и 2 и коррекция ошибок приведены в таблице.

о 1

о 1

о I

о о о 1

о 1

о о

о о 1

о о

5

0

5

.

которого задаются сигналами, посту- пающинми на управляющие входы элемента 8 с выходов блока 6.

Первый режим работы. Если декодер 4 не обнаружил ошибок во всех трех принятых кодовых комбинациях или обнаружил ошибку только в одной из них или во всех трех кодовых комбинациях, то на выходе .мажоритарного элемента 8 двоичные символы будут являться результатом голосования по большинству на одноименных позициях всех повторений.

Второй режим работы. Если декодер 4 обнаружил ошибки в двух кодовых комбинациях, то на выходе мажоритарного элемента 8 появятся символы той же комбинации, в которой не обнаружено ошибок.

В соответствии с выбранным режимом элемент 8 формирует на выходе конечный результат обработки.

Таким образом в предлагаемом устройстве коррекция ошибок на основе данных о качестве символов осушествляется до декодирования в отличие от известного устройства, где эта коррекция производилась уже после декодирования. При этом в известном устройстве возможна ситуация, когда одна из комбинаций была под воздействием помех в канале связи трансформирована так, что принята как пргг- вильная (декодер не обнаружил ошибку), а в двух других комбинациях были обнаружены ошибки. Тогда на выходе известного устройства после окончания приема появятся символы заведомо ложной комбинации (мажоритарный элемент работает во втором ре- жиме), Хотя ее символы после декодирования и подвергаются коррекции на основе данных о качестве принимаемых символов, тем не менее велика вероятность того, что исправлены будут не все ошибки комбинации, а лишь их часть.

Таким образом, на выходе известного устройства появится искаженная информация. В предлагаемом же уст- ройстве даже если будут исправлены не все ошибки, а лишь их часть, декодер 4 обнаружит эти ошибки. Поэтому мажоритарный элемент 8 будет работать в первом режиме, т.е. симво- лы на выходе устройства будут являться результатами голосования по большинству. А так как помеха в канале связи есть случайный процесс то она воздействует на различные символы различных повторов. Поэтому результат мажоритарной обработки (голосования) будет лишен тех- ошибок, которые имелись бы в известном устройстве. К тому же информация, поступающая из канала связи, может быть закодирована не только циклическим, но любым линейным кодом.

Формула изобретения

i. Устройство для мажоритарного декодирования при трехкратном повторении кодовой комбинации, содержащее детектор качества, информационный вход которого является информационны входом устройства, декодер, первый и второй выходы которого соединены с информационными входами соответственно первого блока памяти и коммутато- ра, выходы которого подключены к соответствуюш,им информационным входам второго блока памяти, мажоритарный элемент И блок синхронизации,

первый выход которого подключен к первым управляющим входам детектора качества, декодера у блоков памяти, второй выход соединен с вторыми управляющими входами детектора качества и декодера, третий, четвертый и пятый выходы блока синхронизации подключены соответственно к первому, второму и третьему управляющим входам коммутатора и ко второму, третьему и четвертому управляюш,им входам второго блока памяти, шестой выход блока синхронизации соединен с вторым управляюп;им входом первого блока памяти, выходы которого подключены к соответствующим первым информационным входам мажоритарного элемента, седьмой выход блока синхронизации соединен с управляющим входом мажоритарного элемента и пятым управляющим входом второго блока памяти, выходы которого подключены к соответствующим вторым информационным входам мажоритарного элемента, выход которого является выходом устройства, первый, второй и третий входы блока синхронизации являются соответственно первым и вторьгм установочными и тактовыми входами устройства, отличающееся тем, что, с целью повьпиения достоверности декодирования и расширения области применения за счет обеспечения возможности декодирования линейных кодов, в устройство введены регистр сдвига и блок коррекции, первый и второй информационные входы которого подключены к соответствующим выходам детектора качества, выход блока коррекции соединен с информационными входами декодера и регистра сдвига, выход которого соединен с третьим информационным входом блока коррекции, первый и второй управляющие входь регистра сдвига и управляющий вход блока коррекции подключены соответственно к первому, второму и третьему выходам блока синхронизации.

2. Устройство по п.1, о т л и ч а- ю щ е е с я тем, что блок коррекции выполнен на первом и втором элементах И, элементе З/ШРЕТ и элементе ИЛИ, выходь элементов И и элемента ЗАПРЕТ соединены с входами элемента ИЛИ, выход которог о является выходом блока, разрешающий вход элемента ЗАПРЕТ является первым инфор- дмационным входом блока, запрещающий

вход элемента ЗАПРЕТ и первый вход первого элемента И объединены и являются вторым информационным входом блока, первый вход второго элемента

И является управляющим входом блока, вторые элементов И объединены и являются третьим информационным входом блока.

Фие.2

Составитель О.Ревинский Редактор А.Шандор Техред В. Кадар l :l°l : L

Подпи

466/56 Тираж 902

ВНИИПИ Государственного комитета LCLt

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб. , д.4/5

Производственно

-полиграфическое предприятие, г.Ужгород, ул.Проектная ,4

Физ.

Подписное

Изобретение относится к вычислительной технике. Его использова11 12- П ние при построении систем обмена данными позволяет повысить достоверность декодирования и расширить область применения за счет обеспечения возможности декодирования линейных кодов. Устройство содержит детектор 1 качества, декодер 4, коммутатор 5, блоки 6 и 7 памяти, мажоритарный элемент 8 и блок 9 синхронизации. Введение блока 2 коррекции и регистра 3 сдвига обеспечивает коррекцию на основе данных о качестве символов до декодирования, причем входной код может быть не обязательно циклическим, как в прототипе. 1 з.п.ф-лы, 4 ил., 1 табл. «с If СО о сл 00 о:,