СИГНАЛИЗАТОР ОТКАЗОВ СИСТЕМ АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ ПОСАДКОЙ САМОЛЕТА Советский патент 2005 года по МПК B64D45/00 

Сигнализатор отказов систем автоматического управления посадкой самолета, содержащий сигнализаторы отказов первого и второго радиовысотомеров, сигнализатор отказа автомата тяги, сигнализаторы режимов Курс и Глиссада, первый логический элемент И, выход которого соединен с первым входом первого логического элемента ИЛИ, выход которого соединен с первым входом второго логического элемента И и сигнализатор I категория, вход которого соединен с выходом второго элемента И, причем сигнализаторы отказов первого и второго радиовысотомеров подключены соответственно к первому и второму входам первого логического элемента И, сигнализатор отказа автомата тяги подключен к второму входу первого логического элемента ИЛИ, сигнализаторы режимов Курс и Глиссада подключены к второму и третьему входам второго логического элемента И, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения информации об ограничении возможности захода на посадку в условиях видимости хуже II категории, введены сигнализаторы отказов первого и второго курсовых радиоприемников, сигнализаторы отсутствия резерва авиагоризонтов, сигнализаторы отсутствия резерва продольного и бокового каналов автопилота, сигнализаторы отсутствия резерва вычислителей захода на посадку и выравнивания, логический элемент НЕ, второй логический элемент ИЛИ, выход которого подключен к первому входу третьего логического элемента И, выход которого соединен с сигнализатором II категория, причем сигнализатор отсутствия резерва авиагоризонтов подключен к третьему входу первого логического элемента ИЛИ, сигнализаторы отказов первого и второго радиовысотомеров, первого и второго радиоприемников, а также сигнализаторы отсутствия резерва продольного канала автопилота, бокового канала автопилота, сигнализаторы отсутствия резерва вычислителей захода на посадку и вычислителей выравнивания подключены к входам второго логического элемента ИЛИ, второй и третий входы второго логического элемента И соединены соответственно со вторым и третьим входами третьего логического элемента И, выход второго логического элемента через логический элемент НЕ подключен к четвертому входу третьего логического элемента И.