Устройство для регистрации информации с координатной камеры Советский патент 1987 года по МПК G01T7/00 

1,1

Изобретение относится к области экспериментальной ядерной физики и может быть применено в электронных схемах детекторов ядерного излучения в частности для регистрации информации с координатной камеры (КК)

Целью изобретений является расширение функциональных возможностей путем программируемого регулирования задержки и экономии электронного оборудования.

На фиг.1 приведена структурная схема одного канала устройства; на фиг.2 - схема блока логической обратной связи и регулируемой задержки совместно со сдвиговым регистром.

Устройство содержит вход 1 усилителя-формирователя 2, одновибратор 3 с управляющим.входом, управляющий триггер 4, группа элементов ИЛИ 5, элемент ИЛИ 6, сдвиговый регистр 7, выход 8 сдвигового регистра, первый

управляющий вход 9 - вход для тактовых импульсов, выход 10 логической обратной связи сдвигового регистра, блок Г1 логической обратной связи и регулируемой задержки, группу управляющих входов 12, вход 13 блока 11, группу выходов 14 блока 11, один из сдвиговых регистров 15 из группы сдвиговых регистров, группу 6 информационных входов, цепь 17 сброса,тре- тий управляющий вход 18, последовательный вход 19, последовательный выход 20, второй управляющий вход 21 - вход для тактовых импульсов (медленный строб), входы, соединенные с выходами регистров 7 других каналов 22, группу входов 23 блока 11

Сдвиговый регистр 7 вьшолнен на D-триггерах.

Блок логической обратной связи и регулируемой задержки содержит эле-. менты И 24, сумматоры 25 по модулю Два триггера 26 регистра 7.

Устройство работает следующим образом.

Вход 1 усилителя-формирователя подключен к нити КК, которая является источником сигналов. Выход усилителя-формирователя 2 соединен с входом одновибратора 3, с помощью которого сглаживаются разбросы прихода сигналов от КК во времени. Этот разброс является объективным и связан с принципом работы КК. Выход одновибратора соединен с входом 13 блока 11 логической обратной связи и регули1.2

руемой задержки и через группу элементов ИЛИ 5 и 6 с первым управляю- 1ЦИМ входом триггера 4. Группа выхо- дов 14 блока логической обратной

связи и регулируемой задержки подключена к параллельным входам сдвигового регистра 7, Предполагается, что регистр 7 имеет 4 разряда. Выход 10 старшего (4-го) разряда сдвигового

регистра 7 является его выходом логической обратной связи, который соединен с первыми входами группы элементов И 24 (фиг.2), Выход 8 первого разряда регистра 7 является его

выходом и соединен с одним из входов из группы 16 информационных входов :, сдвигового регистра 15 из группы сдвиговых регистров, число которых в устройстве равно числу каналов счи

тьшания, деленному на разрядность

одного регистра 15. К остальным входам группы 16 входов подключены выходы регистров сдвига других каналов считывания.

На вход 17 подается сигнал установки всех триггеров в исходное состояние. Вход 18 является . В зависимости от уровня на этом входе регистр I5 или принимает данные .

от регистра 7 или сдвигает эти данные по последовательной цепи, состоящей из группы сдвиговых регистров, в запоминающее устройство. Последовательный вход 19 соединен с выходом

предьщущего сдвигового регистра,ана- логичного регистру 15, Последовательный выход 20 подключен к входу следующего сдвигового регистра группы сдвиговых регистров. На вход 21 подается сигнал от специализированного процессора, в котором принимается окончательное решение о приеме сигнала от канала в цепь сдвиговых регистров (так назьшаемый медленньш строб).

Этим же сигналом через элемент ИЛИ 6 устанавливается в исходное состояние триггер 4. На вторые входы элементов И 24 (фиг.2) подаются коды, с помощью которых меняется задержка сигнала.

Выходы сумматоров 25 по модулю два образуют выходы блока 1 и соединены с параллельными входами сдвигового регистра 7,

Выходы первых, кроме последнего, триггеров 26 сдвигового регистра 7 образуют группу входов 23 блока 1Г, соединенную с вторыми входами сумматоров 25 по модулю два, причем вто313

рой вход первого сумматора 25 по модулю два является входом блока 11. Выходом логической обратной связи блока 7 является выход последнего из триггеров 26, этот выход подключен к объединенным входам схем И 24,которые образуют вход логической обратной связи блока 11. I

Выход управляющего триггера 4 соединен с управляющим входом одновибра- тора 3. Триггер 4 является общим для всего устройства. Сигналы от нити камеры, независимо от того, полезны они или нет (шумы), после усиления и формирования проходят на вход одно- вибратора 3, с выхода которого поступают на вход 13 первого сумматора 25 по модулю два (фиг.2). Длительность импульса на вькоде одновибратора 3 задается такой, чтобы при определенной частоте тактовых импульсов (быстрые стробы, поступающие от монитора) подаваемых на вход 9, происходил захват сигналов, поступающих от одновибратора. Предположим, что необходимо обеспечить задержку на 16 тактов.Эта задержка необходима для того, чтобы обеспечить передачу полезного сигнала в цепь сдвиговых регистров по ме- ре поступления тактовых сигналов (сигналов медленного строба), поступающих на вход 21. Очередной тактовый импульс заносит в триггер Т,

сигнал 1, которая затем последовательно сдвигается вплоть до старщего разряда регистра сдвига. После пятого такта на выходе 10 появится сигнал обратной связи, который поступает на первые входы элементов . Допустим, что на вторые входы 12 подан код 1100. Тогда сигнал обратной связи пройдет элементы И, и И, сумматоры по модулю два С, и С и установит В 1 триггеры Т, и Tj. Таким образом, в течение 16 тактов регистр сдвига принимает состояние 1000, 01100, 0010, 000 и 1100, ОНО ООП, 1101 , 1010, 0101 , 1110, 0111 , 1111, 1011, 1001 и 1000, Такие состояния обеспечиваются за счет логической обратной связи, состоящей из сумматоров по модулю два. Например, из состояния 1001 в состояние 1000 регистр сдвига переходит следующим образом.

Сигнал переноса из старшего разряда после сдвига (предполагаем, что сдвиг происходит по переднему фронту

14

тактового импульса) устанавливает в 1 первый разряд, однако на второй разряд сигнал 1 не поступит, поскольку произойдет сложение по модулю два сигнала обратной связи о импульсом, поступающим от первого разряда, т.е. на выходе сумматора по модулю два сигнала переноса во второй разряд в данном случае не возиикнет. Для получения минимальной задержки на 4 такта достаточно на входы 12 подать уровни напряжения,соответствующие коду 0000. Устанавливая различные коды на входах 3, можно

получить различные задержки в пределах от 4 до 16 тактов. Общий закон получения необходимых обратных связей, если последовательность кодов 1000, 0100,..., 1001 рассматривать

как элементы поля Галуа GF(2 ), образованные над неприводимьм полиномом четвертой степени, х + х + 1. Если допустить, что а 1000, а 0100, а 0010 и а 0001 базис-

ные элементы, а элемент а - корень полинома, тогда а а + 1 , а . а + а ОНО, а а + а ООП и т.д. Причем знак + обозначает сумму по модулю два,

Логическая обратная связь, соответствующая максимальной задержке, задается уравнением а а + 1 , т,е, перенос из старшего разряда должен быть подан через сумматоры по модулю

два на входы первых двух разрядов сдвигового регистра. Промежуточные значения задержек можно получить,если осуществить подачу сигнала обратной связи на другие разряды сдвигового регистра. Например, для получения задержки на 6 тактов необходимо подать на управляющие входы 12 код 1010, Тогда после 4 тактов состояние регистра сдвига будет 0001,после

пятого - 1001 и после шестого - 1000, Причем время подачи сигнала медленного строба выбирается таким, чтобы он поступил на второй управляющий вход через время, равное 6 тактам

быстрого строба. Далее этот сигнал передается в группу сдвиговых регистров для промежуточного хранения, I

Регистры сдвига с логической об- ратной связью, которая задается с помощью неприводимых полиномов т-й степени, получили название счетчиков в поле Галуа GF(2), Так при m 5 и 6 такими полиномами являются х +

513189516

+ 1 их + х+ 1, Таким обра- гистра из группы сдвиговых регистров, эом, в предложенном устройстве тре- содержащее второй управляющий вход, буется гораздо меньше электронных подключенный к их входам синхронизасхем за счет уменьшения длины сдви- ции, группу информационных входов, говых регистров, используемых в ка- 5 последовательный и третий управляю- честве элементов задержки.Щий входы, последовательный выход,

- -а также цепь сброса триггеров группы

Если обозначить через п число раз- сдвиговых регистров и сдвигового ре- рядов в регистре, то уменьшение чис гистра в исходное состояние, причем

ла разрядов в сдвиговом регистре в ,п,

„ и вход усилителя-формирователя подклюпредлагаемом устройстве характеризу ,п, о,чен к нити камеры, выход - к входу

ется отношением 2 /п. Так при п „

отег/о т одновибратора, выход сдвигового ре 8 эта величина равна 256/8 32.«- н.

„- - гистра подключен к одному из инфорИзменяя связи в цепи логической обмадионных входов группы сдвиговых ратной связи, можно регулировать с . „., - регистров, последовательный вход

помощью ЭВМ величину задержки от ми-

сдвигового регистра в группе сдвиго- нимальнои величины, равной п тактов, - t- «

т и „ . вых регистров соединен с последова- до мaкc rмaльиoи - 2 тактов. t- « . м

,,V ,,п,,ч тельным выходом предыдущего, а послебольшом числе каналов (свьшге 100) по-„ «-«j ,

„ довательныи выход - к последователь- лучается значительная экономия. Кро- ,„

/и ному входу последующего сдвигового ме того, при изменении условии экспе- j t, .регистра в группе сдвиговых регистримента требуется нередко юстировка

ров, отличающееся тем, задержек в каналах считывания, кото- «-

,, что, с целью расширения функциональрая обычно вьшолняется вручную. В i -. - -г -,

. .„ных возможностей путем программируепредлагаемом устройстве эту трудоем- jc

мого регулирования задержки и эконо- кую процедуру можно выполнять автома„г,,, Г1мии электронного оборудования, введетически с помощью ЭВМ. За исключени-„.„tl,

„ .„ны элемент ИЛИ, группа элементов ИЛИ,

ем усилителен Формирователей все ло- .„„

управляюш;ии триггер и в каждый канал

гические элементы, используемые - „

считывания блок логической обратной устройстве, являются стандартными э/,

,. „ / - связи и регулируемой задержки, содер- микросхемами. Управляющий триггер 4,

„ жащии вход, вход логической обратной

который перебрасывается, как только

связи, группу управляющих входов,

в одном из каналов в 1-м разряде поя„.,, группу выходов и группу входов, чисвится 1 , служит для того, чтобы

ло которых на единицу меньше числа в

запретить прохождение сигналов с од- ..

„ .„35 группе выходов, причем вход блока

новибратора 3 на вход 13 на время ра„ „ - „ соединен с выходом одновибратора,

боты блока логической обратной связи/

группа выходов подключена к парал- и регулируемой задержки. Эта блокилельным входам сдвигового регистра,

ровка снимается сигналом медленного

а группа входов - к первым, кроме строба, после прихода которого разре- .

W последнего, параллельным выходам

шается прохождение сигналов с.выхода

, -. сдвигового регистра, выход обратной

одновибратора 3, В качестве одновиб- - f

. связи которого подключен к входу лоратора можно выбрать стандартную мик- - -.тп ее ,гическои обратной связи блока, выход

росхему К155 АГЗ, которая имеет

управляющих входа.,, одновибратора через группу элементов

ИЛИ соединен с первым входом управ- Формула изобретения яющего триггера, второй вход которого соединен с выходом элемента ИЛИ,

, ., „первый вход которого соединен с

1. Устройство для регистрации ин-

целью сброса триггеров в исходное формации с координатной камеры, со- ,„

, 50 состояние, а второй вход подключен

держащее однотипные каналы считьшак второму управляющему входу, осталь- ния, где каждый канал содержит усили-....

,;,ные входы группы элементов ИЛИ под-

тель-формирователь, одновибратор,

„ключены к выходам одновибраторов друсдвиговыи регистр, вход синхрониза-

- « fj,j каналов -считывания, входы управции которого является первым управ- гс

„55 ления всех одновибраторов подключеляющим входом устройства, а также

ны к выходу управлякяцего триггера,

группу сдвиговых регистров, число ко- I

торых равно числу каналов считывания, 2. Устройство по п.1, о т л и - деленному на разрядность одного ре- чающее ся тем, что блок логи7131

ческой обратной связи и регулируемой задержки содержит группу элементов И и группу сумматоров по модулю два, причем группа управляющих входов подключена к первым входам элементов И, вторые входы которых объединены и являются входом логической обратной связи блока, выходы сумматоров по мо89518

дулю образуют группу выходов блока, первые входы сумматоров по модулю два соединены с выходами элементов И, второй вход первого сумматора по

5 модулю два является входом блока, а остальные вторые входы сумматоров по модулю два образуют группу входов блока.

Изобретение относится к экспериментальной ядерной физике и может быть применено в электронных схемах детекторов ядерного излучения, в частности при регистрации информации с координатной камеры. Целью изобретения являются расширение функциональных возможностей путем программируемого регулирования задержки и экономия электронного оборудования. tlpH регистрации сигналов в отoгoдe- текторных системах в каждом канале считывания помещаются задержки, которые обычно выполняются на сдвиговых регистрах, содержащих сотни ячеек и более. Предложено подключить к сдвиговому регистру логическую обратную связь, состоящую из сумматоров по модулю два. В результате, например, для получения одной и той же задержки вместо регистра, содержащего 256 ячеек, достаточно использовать 8-разрядный регистр. Задержку можно программно регулировать с помощью ЭВМ. 1 з.п.ф-лы, 2 ил. с ф (Л ОО 00 со ел

Редактор В.Данко

Составитель М.Данилов 1ехред м.Ходанич

Заказ 2506/39 Тираж 730Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, А

Корректор Л.Пилипенко