Устройство для мажоритарного выбора сигналов Советский патент 1991 года по МПК G06F11/18 H05K10/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при пост-роении резервированных автоматических систем управления повышенной точности, в частности в системах обработки и передачи служебной и измерительной информации.

Целью изобретения является повышение точности функционирования устройства.

Сущность изобретения состоит в повышении достоверности и точности функционирования устройства путем раздельной обработки старших разрядов кодовых сообщений, которые включают в себя закодированное служебное сообщение и старшие разряды измерительной информации, и младших разрядов кодовых сообщений, которые в одном цикле измерения могут отличаться в каналах за счет различных значений случайных ошибок.

На чертеже приведена функциональная схема устройства.

Устройство содержит первый 1, второй 2, третий 3 и четвертый 4 регистры сдвига вправо, первый 5 и второй 6 регистры хранения, мажоритарный элемент 7, блок 8 вычисления среднего значения, дешифратор 9, коммутатор 10, мультиплексор 11, первый 12 и второй 13 счетчики, первый 14, второй 15, третий 16 и четвертый 17 триггеры, первый 18, второй 19, третий 20 и четвертый 21 сумматоры по модулю два, первый 22, второй 23 и третий 24 блоки элементов И, первый 25, второй 26, третий 27, четвертый 28, пятый 29 и шестой 30 элементы ИЛИ, первый 31, второй 32, третий 33, четвертый 34 элементы И, элемент 35 задержки, одновиб- ратор 36, блок 37 элементов ИЛИ, первый 38 - третий 40 информационные входы устройства, входы 41 синхронизации, 42 строба устройства, выходы 43 сигнала ошибки. 44 тактовый и 45 информационный, и выход 46 готовности устройства.

Регистры 1 - 3 сдвига предназначены для приема, хранения и выдачи младших разрядов измерительных частей входных последовательностей, каждая из которых

содержит Р разрядов. Запись информации в регистры 1 - 3 осуществляется за Р тактов по заднему фронту синхроимпульсов, поступающих с выхода элемента И 32. Сброс регистров в О осуществляется после окончания

обработки сообщения в устройстве и записи усредненного значения измеряемого параметра в регистр 5 хранения сигналом с единичного выхода триггера 15.

Регистр 4 сдвига предназначен для приема, хранения и выдачи мажоритированных разрядов служебной части и старших разрядов измерительной части входных последовательностей (С разрядов).

Запись информации в регистр 4 производится за С тактовых синхроимпульсов, поступающих с выхода элемента И 32. При записи флуктуирующей части измеряемого параметра (Р тактов) запись информации в регистр 4 не производится, так как она блокируется элементом И 31, но сдвиг записанной информации продолжается до тех пор, пока не будет принято все сообщение. Разрядность регистра 4 должна быть равна максимальному числу разрядов кода сообщения.

Сброс регистра 4 в О осуществляется так же, как и регистров 1-3

Регистр 5 предназначен для приема, хранения и выдачи сформированной выходной последовательности, а также для хранения и выдачи на выход 43 устройства сигнала ошибки об искажении выходной последовательности.

Регистр 6 предназначен для приема, хранения и выдачи кодов длины всей входной последовательности и ее первой части С. Эти коды располагаются в старших разрядах сообщения и занимают К разрядов.

Запись в регистр 6 этих кодов происходит по К младшим информационным выходам регистра 4 после того, как они будут в него приняты задним фронтом импульса, поступающего на синхровход регистра 6 с выхода 12.1 счетчика 12.

Мажоритарный элемент 7 формирует служебную часть и старшие разряды измерительной части выходной последовательности путем поразрядного мажоритирозания служебных частей входных последовательностей.

Блок 8 вычисления среднего определяет среднее арифметическое значение флуктуирующей части параметров, записанных в регистры 1 - 3 и удовлетворяющих критерию четности. Среднее значение параметра подается на выходы 8,1 блока. На выходы 8.2 блока поступает значение суммы параметров, которая будет равна значению параметра, если в двух каналах обнаружена ошибка.

Дешифратор 9 преобразует сигналы. формируемые сумматорами по модулю два 18 - 20 и свидетельствующие об искажении информационных частей входных последовательностей, и выдает сигналы, управляющие процессом их обработки. Сигнал на выходе 9.0 свидетельствует об отсутствии искажений, сигналы на выходах 9.1, 9.2 или 9.4 - об искажении одной из трех последовательностей, сигналы на выходах 9.3, 9.5 или 9.6 - об искажении одной из трех последовательностей, сигнал на выходе 9.7 - об искажении всех трех информационных частей входных последовательностей.

Коммутатор 10 коммутирует на информационный вход регистра 5 результат обработки информационных частей трех входных последовательностей. При нулевом сигнале на его управляющем входе на выход поступает код с выхода 8.1 блока 8, что соответствует усредненному значению неискаженных последовательностей, а при единице на управляющем входе на выход поступает код с выхода 8.2 блока 8, который совпадает с кодом единственной неискаженной входной последовательности.

Мультиплексор 11 преобразует параллельный код, поступающий с выхода регистра 5, в последовательный. Выходной сигнал появляется только при наличии синхроимпульса. На адресный вход мультиплексора 11 подается код с выхода счетчика 13, по которому последовательно выбираются сначала разряды первой части выходной последовательности, а потом - второй ее части. Счетчик 12 отсчитывает длину кода значений величины С и С + Р данной последовательности, а также длину первой разрядов) части и общую длину (Cf4 Р разрядов) входной последовательности, выдавая импульсы на выходах 12.1. 12.3 и 12.2 соответственно.

Счетчик 13 формирует адресные коды

на входе мультиплексора 11. Он начинает работать при появлении единичного сигнала на его управляющем входе тогда, когда обработанное сообщение переписалось в

регистр 5. Изменение состояния счетчика происходит по заднему фронту синхроимпульса, поступающего на его счетный вход с входа 41 устройства. Перед началом отсчета адресов по заднему фронту импульса,

поступающему с выхода элемента И 33 на синхровход счетчика 13, в него с инверсных информационных выходов счетчика 12 записывается число свободных разрядов в регистре 5. Поэтому адреса мультиплексора 11

начинают формироваться с номера первого занятого разряда в регистре 5.

Триггер 14 формирует временное окно, в течение которого осуществляется прием полной входной последовательности а регистры 1 - 4 Он устанавливается в единичное значение сигналом, поступающим с входа 42 устройства и служащим стробом начала входной последовательности. Этот сигнал вырабатывается источником сообщения.

Сброс триггера 14 в О осуществляется импульсом с выхода 12.2 счетчика 12, который выдается после приема в устройство последнего разряда сообщения.

Триггер 15 является триггером готовности устройства к приему очередного сообщения. Он устанавливается в единичное состояние задним фронтом импульса с выхода элемента И 33, вырабатываемым по завершении обработки предыдущего сообщения в устройстве и после записи его в регистр 5.

Триггер 16 формирует сигналы, управляющие приемом первой (единица на инверсном выходе) и второй (единица на прямом

выходе) частей входных последовательностей. Триггер 17 формирует временное окно. в течение которого осуществляется выдача обработанного сообщения из регистра 5 через мультиплексор 11 на выход 45 устройства. Триггер 17 устанавливается в единичное значение задним фронтом единичного сигнала с выхода элемента И 33, который воз- никает после окончания приема входной последовательности в регистры 1 -4. Сброс

триггера 17 в О осуществляется единичным сигналом с выхода одновибратора 36, когда счетчик 13 обнулятся.

Сумматоры по модулю два 18 - 20 осуществляют контроль на четность поступающих на входы 38 - 40 младших разрядов

измерительных частей входных последовательностей после записи их в регистры 1 - 3 соответственно. При нечетном числе единиц в этой части последовательности на выходе элемента 18 (19, 20) формируется единичный сигнал.

Сумматор 21 по модулю два осуществляет контроль на четность мажоритариро- ванной последовательности служебной и старших разрядов измерительной частей входных кодовых сообщений. При нечетном числе единиц в этой части сообщения из выхода элемента 21 формируется единичный сигнал.

Блоки элементов И 22 - 24 разрешают поступление на информационные входы блока 8 информационных частей входных последовательностей, если контроль на четность не обнаружил их искажения. Для этого на их инверсные входы подается сигнал с выходов элементов 18-20 соответственно.

Элемент ИЛИ 25 формирует сигнал об искажении одной из трех, а элемент ИЛИ 26- двух из трех поступивших в регистры 1 - 3 информационных частей входных последовательностей.

Элемент ИЛИ 27 формирует общий сигнал ошибки, во-первых, когда обнаружены искажения при контроле на четность в ма- жоритированной части сообщения и, во-вторых, когда искажены все три поступившие в регистры 1 - 3 информационные части входных последовательностей.

Элемент ИЛИ 28 передает единичный сигнал при окончании первой части сообщения и при окончании второй части сообщения, который используется при переключении триггера 16.

Элементы ИЛИ 29 и 30 формируют сигналы ненулевого значения счетчика 13 и регистра 5 соответственно.

Элемент И 31 служит для передачи на информационный вход регистра 4 только служебной и не подверженной флуктуаци- ям измерительной части входного сообщения. После окончания приема этих частей сообщения он закрывается по инверсному входу единичным сигналам с выхода триггера 16.

Элемент И 32 формирует последовательность импульсов, число которых равно числу разрядов в принимаемом сообщении.

Элемент И 33 служит для формирования импульсного сигнала готовности устройства к выдаче очередного сообщения, о чем свидетельствует единичный сигнал с инверсного выхода триггера 14, говорящий об окончании приема очередного сообщения, и одиночный сигнал с инверсного выхода

триггера 17, говорящий об окончании выдачи предыдущего сообщения. При наличии этих сигналов через элемент И 33 проходит сдвинутый синхроимпульс с элемента 35 задержки.

Элемент И 34 обеспечивает передачу сдвинутых синхроимпульсов с выхода элемента 35 задержки на управляющий вход мультиплексора 11 только тогда, когда в

0 регистре 5 записана ненулевая информация и триггер 17 находится в единичном состоянии, т.е. работает счетчик 13.

Элемент 35 задержки служит для получения сдвинутой во времени последовательно5 сти синхроимпульсов. Временная задержка синхроимпульсов должна быть больше, чем время последовательного срабатывания элемента И 32 счетчика 12, триггера 14, элемента И 33.

0Блок 37 элементов ИЛИ служит для правильного размещения в разрядах регистра 5 младших разрядов сообщения с выхода блока 8.

Одновибратор 36 формирует импульс,

5 указывающий об окончании выдачи очередного сообщения из устройства. Он запускается задним фронтом сигнала с выхода элемента ИЛИ 29.

Устройство работает следующим образом.

0В исходном состоянии регистры 1-4,

регистр 6, счетчики 12 и 13, триггеры 14, 16 - 19 установлены в нулевое состояние, а триггер 15 - в единичное (цепи установки в начальное состояние на чертеже не показаны).

5 Перед началом поступления информации на входы 38 - 40 устройства в период между синхроимпульсами на вход 42 поступает строб, извещающий о начале передачи информации. При этом триггер 14 переклю0 чается в единичное состояние и открывает элемент И 32, через который синхроимпульсы с входа 41 устройства начинают поступать на синхровходы регистров 1 - 4 и на счетный вход счетчика 12. При этом инфор5 мационные входы регистров 1 - 3 закрыты нулевым сигналом триггера 16, а элемент И 31 этим же сигналом открыт. По заднему фронту каждого синхроимпульса очередной разряд мажоритированной старшей части

0 сообщения, содержащей служебную часть и не подверженную флуктуациям измерительную часть сообщения, записывается в регистр 4. а ранее записанные более старшие разряды сдвигаются в регистре 4 вправо. В

5 то же время на единицу увеличивается содержимое счетчика 12, который ведет подсчет числа принятых разрядов.

Когда в регистр 4 будет приняты все К старших разрядов сообщения, содержащие информацию о длине всего сообщения С + Р

и его первой части С, в момент действия сдвинутого элементом 35 задержки синхроимпульса на входе счетчика 12 на его выходе 12.1 появится импульс. Этот импульс своим задним фронтом запишет в регистр б коды значения величин С и С + Р.

Когда значение счетчика 12 станет равным длине первой части сообщения, на его выходе 12.3 по приходу сдвинутого элементом 35 задержки синхроимпульса появится единичный импульс, который, пройдя через элемент ИЛИ 28, переключит триггер 16 в единичное состояние. Сигнал с единичного выхода триггера 16 закроет элемент И 31 и откроет регистры 1 - 3 для приема в них информации с входов 38 - 40 устройства. С этого момента вторая часть сообщения из трех каналов будет записываться в регистры 1 - 3, а в регистре 4 будет продолжаться сдвиг записанной информации вправо с записью в освобождающиеся слева разряды нулей.

Когда содержимое счетчика 12 станет равным величине С + Р. что говорит о приеме всего сообщения в устройство, на его выходе 12.2 по сдвинутому синхроимпульсу появится импульс, который сбросит триггер 14 в нулевое состояние, тем самым закрывая элемент И 32 и запрещая запись информации во входные регистры 1 - 4. Этот же импульс счетчика 12, пройдя через элемент ИЛИ 28, переведет триггер 16 в нулевое состояние.

При этом открывается элемент И 33 и передает задержанный элементом 35 задержки синхроимпульс. По этому импульсу инверсное значение счетчика 12 переписывается в счетчик 13, а триггеры 15 и 17 устанавливаются в единичное состояние. Устройство переводится в режим выдачи информации. Одновременно на выходе 46 устройства появляется единичный сигнал, указывающий на его готовность к приему очередного сообщения.

Перед началом выдачи сообщения импульс с выхода элемента И 33 своим задним фронтом запишет обработанное сообщение в регистр 5. При этом обработка сообщения, кроме мажоритирования на входе старшей его части, будет заключаться в следующем.

Параллельные коды флуктуирующей части измерительной информации, соответствующие трем каналам измерения, поступают на сумматоры по модулю два 18 - 20 соответственно. Если в одном из каналов будет обнаружено нарушение четности, то соответствующий сумматор по модулю два сформирует единичный сигнал, который поступит на инверсный управляющий вход соответствующего этому каналу блока элементов И (22 - 24). Этот блок элементов И запретит передачу сбойной части сообщения на. блок 8 вычисления среднего. Одновременно сигналы с выходов сумматоров по модулю два 18 - 20 поступают на входы дешифратора 9, который совместно с элементами ИЛИ 25-27 обеспечивает анализ результата контроля на четность флуктуирующей части измерения. Если во всех трех

0 каналах ошибок не обнаружено, то все три сообщения поступают на входы блока 8 вычисления среднего, который определяет среднее значение из трех измерений и че- рез-коммутатор 10 передает на входы блока

5 37 элементов ИЛИ. Если обнаружен сбой в одном канале, то элемент ИЛИ 25 вырабатывает единичный сигнал, который поступает на управляющий вход блока 8, и последний вычисляет среднее значение по

0 двум измерениям. Если же сбойные сообщения обнаружены в двух каналах сразу, то единичный сигнал появляется на выходе элемента ИЛИ 26, открывается второй информационный вход коммутатора 10, а пер5 вый закрывается, и измерительная информация из единичного канала без сбоев поступает с выхода 8.2 блока 8 через коммутатор 10 на входы блока 37 элементов ИЛИ. Если ошибки обнаружены во всех трех

0 каналах или если ошибка по нечетности обнаружена в первой части сообщения сумматором 21 по модулю два, то единичный сигнал появится на выходе элемента ИЛИ 27, будет записан в специальный нуле5 вой разряд ошибки регистра 5 и поступит на выход 43 ошибки устройства. На соответствующие разрядные входы блока 37 элементов ИЛИ поступают сигналы с выхода коммутатора 10 и сигналы младших разря0 доа с информационных выходов регистра 4. В результате на выходе регистра 5 в общем случае будут присутствовать все разряды второй части сообщения и младшие разряды первой части сообщений. При этом са5 мый младший разряд переменной первой части сообщения будет соединен с самым старшим разрядом второй его части. В регистр 5 записываются старшие разряды первой части сообщения.

0Единичный сигнал с выхода триггера 15

сбросит регистры 1 - 4 и счетчик 12 в О, подготовив их к приему очередного сообщения. В счетчике 13 после записи в него инверсного значения счетчика 12 будет за5 писан код номера разряда регистра 5, в следующем за которым будет записан старший разряд сообщения. При единичном сигнале, поступающим с прямого выхода триггера 17 на управляющий вход счетчика 13, начнется подсчет входных синхроимпульсов. Значение счетчика 13, которое определяет номер очередного разряда сообщения в регистре 5, подлежащего выдаче на выход 45 устройства, поступает на адресные входы мультиплексора 11. При ненулевом значении регистра 5 на выходе элемента ИЛИ 30 присутствует единичный сигнал, который открывает элемент И 34, и через него сдвинутые синхроимпульсы поступают на управляющий вход мультиплексора 11, разрешая выдачу очередного разряда сообщения только тогда, когда установится новое значение счетчика 13. Импульсы с выхода элемента И 35 поступают также на выход 44 устройства, определяя границы тактов выходной последовательности.

Когда выдача всего сообщения завершится, счетчик 13 примет нулевое значение, Элемент ИЛИ 29 выработает нулевое значение на своем выходе и сработает одно- вибратор 40, импульс которого установит триггер 17 в нулевое состояние. Нулевой сигнал с прямого выхода триггера 17 запретит работу счетчика 13, а единичный сигнал с его инверсного выхода откроет элемент И 33, подготавливая его к запуску очередной операции выдачи информации.

Если к моменту завершения выдачи очередного сообщения следующее сообщение уже полностью принято в регистры 1 - 4 устройства, то элемент И 33 будет открыт единичными сигналами с инверсных выходов триггеров 14 и 17 и сдвинутый синхроимпульс запустит через элемент И 33 операцию выдачи следующего сообщения. Если же к моменту завершения выдачи очередного сообщения прием нового сообщения еще не завершен, то элемент И 33 закрыт нулевым сигналом с триггера 14, и операция выдачи откладывается до момента завершения приема. Формула изобретения Устройство для мажоритарного выбора сигналов, содержащее мажоритарный элемент, первый триггер, первый и второй элементы И, первый и второй элементы ИЛИ, отличающееся тем, что, с целью повышения точности, в него введены первый, второй, третий и четвертый регистры сдвига вправо, первый и второй регистры хранения, блок вычисления среднего, дешифратор, коммутатор, мультиплексор, первый и второй счетчики, второй, третий и четвертый триггеры, первый, второй, третий и четвертый сумматоры по модулю два, первый, второй и третий блоки элементов И, третий, четвертый, пятый и шестой элементы ИЛИ. третий и четвертый элементы И, блок элементов ИЛИ, элемент задержки и одновибратор, причем первый, второй и

третий информационные входы устройства подключены к информационным входам первого, второго и третьего регистров сдвига вправо и к соответствующим входам

мажоритарного элемента, выход которого подключен к первому входу первого элемента И, выход которого подключен к информационному входу четвертого регистра сдвига вправо, информационные выходы первого,

0 второго и третьего регистров сдвига вправо подключены к информационным входам соответственно первого, второго и третьего блоков элементов И и к соответствующим входам соответственно первого, второго и

5 третьего сумматоров по модулю два, выходы которых подключены к соответствующим входам дешифратора и к инверсным входам соответственно первого, второго и третьего блоков элементов И, информацион0 ные выходы которых подключены к соответствующим информационным входам блока вычисления среднего, первые и вторые выходы суммы и среднего значения которого подключены соответственно к первым и вто5 рым информационным входам коммутатора, .первый, второй и четвертый выходы дешифратора подключены к соответствующим входам первого элемента ИЛИ, выход которого подсоединен к управляющему

0 входу блока вычисления среднего, третий, пятый и шестой выходы дешифратора подключены к входам второго элемента ИЛИ, выход которого является управляющим входом коммутатора, седьмой выход дешифра5 тора подсоединен к первому входу третьего элемента ИЛИ, информационные выходы коммутатора подключены к первой группе входов блока элементов ИЛИ, информационные выходы четвертого регистра сдвига

0 вправо подключены к входам четвертого сумматора по модулю два и к первым информационным входам первого регистра хранения, первая и вторая группы младших разрядов информационных выходов четвер5 того регистра сдвига вправо подключены соответственно к информационным входам второго регистра хранения и к второй группе входов блока элементов ИЛИ, выходы которого подключены к вторым информаци0 онным входам первого регистра хранения, выход четвертого сумматора по модулю два подключен к второму входу третьего элемента ИЛИ, выход которого подключен к входу разряда ошибки первого регистра

5 хранения, выход которого является выходом сигнала ошибки устройства, вход строба устройства подключен к единичному установочному входу первого триггера и к входу установки в О второго триггера, единичный выход которого подключен к входам

сброса первого-четвертого регистров сдвига вправо и первого счетчика и является выходом готовности устройства, прямой выход первого триггера подключен к первому входу второго элемента И, второй выход ко- торого является входом синхронизации устройства, а выход подключен к синхровходам всех четырех регистров сдвига вправо и к счетному входу первого счетчика, информационные выходы второго регистра хранения подключены к информационным входам первого счетчика, первый выход которого подключен к синхровходу второго регистра хранения, а второй выход подсоединен к входу установки в О первого триггера и к первому входу четвертого элемента ИЛИ, второй вход которого подключен к третьему выходу первого счетчика, а выход подключен к счетному входу третьего триггера, прямой выход которого подключен к управ- ляющим входам первых трех регистров сдвига вправо и к второму входу первого элемента И, инверсные информационные выходы первого счетчика подключены к информационным входам второго счетчика, информационные выходы которого подключены к адресным входам мультиплексора и

к входам пятого элемента ИЛИ, выход которого через одновибратор подключен к входу сброса-четвертого триггера, прямой выход которого подключен к управляющему входу второго счетчика, к третьему входу четвертого элемента И.синхровход устройства подключен к счетному входу второго счетчика и через элемент задержки - к разрешающему входу первого счетчика, и к первым входам третьего и четвертого элементов И, второй и третий входы третьего элемента И подключены к инверсным выходам соответственно первого и четвертого триггеров, выход третьего элемента И подключен к синхровходам первого регистра хранения и второго счетчика, а также к синхровходам и единичным установочным входам второго и четвертого триггеров, информационный выход первого регистра хранения подключен к информационным входам мультиплексора и к входам шестого элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, выход которого подключен к управляющему входу мультиплексора и является тактовым выходом устройства, а выход мультиплексора является информационным выходом устройства..

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении резервированных систем управления повышенной точности, в частности в системах обработки и передачи служебной и измерительной информации. Цель- повышение точности функционирования устройства. Цель достигается введением в устройство первого 1, второго 2, третьего 3 и четвертого