Устройство для записи информации в оперативную память Советский патент 1987 года по МПК G11C7/00 

Изобретение относится к вычислительной технике и может быть использовано н системах сбора и хранения информации.

Цель изобретения - повышение достоверности записи информации в оперативную память.

На чертеже приведена блок-схема устройства для записи информации в оперативную память.

Устройство содержит регистр 1 данных, блок 2 памяти, триггер 3. первый 4 и второй 5 элементы И, блок 6 сравнения, регистр 7 циклов опроса, второй счетчик 8, элемент ИЛИ 9, коммутатор 10 с элементами И II, блок 12 ввода информации, третий счетчик 13, формировател( 14 и.м- пульсов управления, первый 15 и второй 16 дешифраторы, генератор 17 тактовых импульсов, первый счетчик 18.

Устройство работает следуюп1,им образом.

В исходном состоянии регистры 1 и 7, счетчики 8, 13 и 18 и триггер 3 обнулены. При включении генератора 17 и.м- пульсы с его выхода подаются последовательно на счетный вход счетчика 18, который совместно с дешифраторами 15 и 16 образуют распределители импульсов. В одном цикле работы распределителей производятся следующие операции: с помощью дешифратора 15 и коммутатора 10 последовательный опрос сигналов с выхода блока 12 ввода информации, затем с помощью дешифратора 16 - опрос выходов «больше - равно и «меньп1е блока 6 сравнения через элементы И 4 и 5, затем раз- ре пение записи информации в регистр 7, обнуление регистра 1, тригге()а 3 и счетчика 8. rioc. ie выполнения перечисленных операций циклы работы распределителей повторяются. При движении носителя информации, например перфоносителя, на выходах блока 12 ввода информации формируются сигналы, соответствующие перфоотвер- стиям данной информационной строки носителя и поступающие на первые вход1)1 элементов И II коммутатора 10. В одном цикле работы дешифратора 15 сигналы с выходов блока 12 последовательно опра- Ц1иваются и через коммутатор 10 и элемент ИЛИ 9 подаются на счетный вход счетчика 8. Так как скорость движения носителя во много раз меньше скорости опроса блока 12 де1пифратором 15, то за время движения носителя каждая информационная строка циклически многократно оп- рап1ивается указанным распределителем. При этом суммарное число сигналов на выходах блока 12 последовательно от цикла к циклу опроса приближается к действительному числу пробивок данной информационной строки. Таким образом, счетчик 8 фиксирует число пробивок строки носителя

5

в данном цикле. Код этого числа с выходов счетчика 8 подается на первые входы блока 6 сравнения, на вторые входы которого подается код с выходов регистра 7. Для первого цикла работы устройства код регистра 7 нулевой, и так как число на выходах счетчика 8 больше числа на выходах регистра 7, то на первом выходе блока 6 сравнения формируется сигнал «Больше, который подготавливает

0 к открыванию элемент И 4. После опроса блока 12 дешифратором 15 в данном цикле начинает работать дешифратор 16. Импульс с первого выхода дешифратора 16 открывает элемент И 4 и разрешает запись информации с выходов блока 12 в регистр 1. Импульс с второго выхода дешифратора 16 переписывает код счетчика 8 в регистр 7. И.мпульс с третьего выхода дешифратора 16 обнуляет счетчик 8 и начинается сле- дуюший цикл опроса выходов блока 12

0 дешифратором 15. В следующих циклах за счет движения носителя число, фиксируемое счетчиком 8, последовательно приближается к истинному числу пробивок данной информационной строки. Причем в каждом последующем цикле это число счетчика 8 срав нивается с число.м, записанным в регистр 7 в предыдущем цикле, и оказывается больше его или равно ему. В этом случае описанный процесс повторяется без изменений. При дальнейшем движении носителя в блок ввода попадает разделительный участок между информационными строками носителя. В этом случае число пробивок и соответственно число сигналов на выходах блока 12 начинает уменьц1аться. В соответствующе.м цикле опроса число в счетчике 8 окажется меньше числа, записанного в регистре 7. При этом блок 6 сравнения формирует сигнал «меньше, который закрывает элемент И 4 и подготавливает к открыванию элемент И 5. В регистр 1 в этот момент записан наиболее

0 достоверный код данной информационной строки. Импульс с первого выхода дешифратора 16 открывает элемент И 5 и ус- та}1авливает в единичное состояние триггер 3. Триггер 3 разрешает запись информации из регистра 1 в блок 2 памяти по адресу, .задаваемому счетчиком 13. Затем импульсом с второго выхода дешифратора 16 аналогично переписывается код счетчика 8 в регистр 7. Импульс с третьего выхода дешифратора 16 обнуляет триггер 3 и счетчик 8. После сброса триггера 3 формирователь 14 по заднему фронту потенциального сигнала формирует импульс, который увеличивает содержимое счетчика 13 на единицу и устанавливает следующий адрес для блока 2 памяти. В дальнейшем при

5 движении носителя (его разделительного участка) счетчик 8, регистры I и 7 остаются в нулевом состоянии и устройство готово к записи кода следующей строки.

0

5

5

0

1322371

34

Формула изобретенияративяую память, оно содержит регистр

данных и регистр циклов опроса, третий

Устройство для записи информации всчетчик, формирователь импульсов управ- оперативную память, содержащее генераторления и блок сравнения, информацион- тактовых сигналов, выход которого сое-с ные входы регистра циклов опроса соединен со счетным входом первого счетчика,динены с разрядными выходами второго разрядные выходы которого подключены ксчетчика и первой группой входов блока соответствующим входам первого и вто-сравнения, управляющий вход рег 1стра рого дещифраторов, выходы первого дещиф-циклов опроса соединен с вторым выходом ратора соединены с соответствующими управ-второго дешифратора, выходы регистра цик- ляющими входами коммутатора, информаци- лов опроса соединены с второй группой он ные входы которого являются информа-входов блока сравнения, выходы блока ционными входами устройства, выходы ком-сравнения соединены соответственно с пер- мутатора подключены к входам элементавыми входами элементов И, выход первого ИЛИ, выход которого соединен со счетнымэлемента И подключен к управляющему входом второго счетчика,вход сброса которо-.г входу регистра данных, информационные го соединен с третьим входом второго дешифвходы которого соединены с информацион- ратора, первый выход которого соединен сными входами устройства, информационные вторыми входами первого и второго элемен-выходы регистра данных Являются выхо- тов И, выход второго элемента И соединен содами данных устройства, вход формирова- счетным входом триггера, вход сброса ко-теля импульсов управления подключен к торого подключен к третьему выходу вто-20 управляющему выходу устройства, выход рого дещифратора, выход триггера явля-формирователя импульсов управления - ется управляющим выходом устройства, от-к счетному входу третьего счетчика, раз- личающееся тем, что, с целью повышениярядные выходы которого являются адрес- достоверности записи информации в one-ными выходами устройства.

Изобретение относится к вычислительной технике и может быть использовано в системах сбора и хранения информации. Целью изобретения является повышение достоверности записи информации в оперативную память. Устройство содержит регистр I данных, блок 2 памяти, триггер 3, элементы И 4, 5, блок 6 сравнения, регистр 7 циклов опроса, счетчики 8, 13, 18, элемент ИЛИ 9, коммутатор 10, блок 12 ввода информации, формирователь 14 импульсов управления, дешифраторы 15, 16, генератор 17 тактовых импульсов. В устройстве запись в блок памяти кода каждого информационного слова, поступающего с подвижного носителя, производится в момент формирования этого кода с наибольшей достоверностью, причем этот момент определяется путем циклического подсчета суммы единиц кода и сравнения сумм последующего и предыдущего циклов. I ил. (Л 00 to со