Аналоговое запоминающее устройство Советский патент 1987 года по МПК G11C27/00 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в аналого-хщфровых пре образователях,

Целью изобретения является повышение быстродействия устройства.

На чертеже приведена функ1.щональ ная схема предлагаемого устройства,

Устройство содержит дифференциаль- ньй усилитель 1, коммутатор 2, пассив ioiie элементы на резисторах , повторитель 7 напряжения, накопительные

Элементы на конденсаторах 8-10, буфер-ig приводит в первый момент к появлению ные усилители на транзисторах 11 и сигнала на инвертирующем входе уси12, ключи на транзисторах 13 и 14, шину 15 нулевого потенциала, информационный 16 и управляющий 17 входы, выход 18, выводы 19-22 положительного и отрицательного напряжений. Коммутатор 2 содержит диоды 23 и 24, ц-p-ti-транзисторы 25 и 26, р-п-р- транзисторы 27 и 28, резистор 29 и выводы 30 и 31 положительного и от- . рицательного напряжений.

Аналоговое запоминающее устройство работает следующим образом,

В исходном состоянии на входе 17 присутствует положительный уровень, при котором транзисторы 25 и 27 открыты, при этом через транзистор 25 протекают ток транзистора 13 и ток диода 23, а транзистор 28 закрыт. Через транзистор 27 протекают ток тран- 35 зистора 14 и ток диода 24, при этом транзистор 26 закрыт, напряжение на выходе 18 соответствует входному напряжению на входе 16, но обратной полярности, присутствовавшему в момент окончания предыдущего импульса на входе 17. В цепи эмиттеров транзисторов 11 и 12 включены конденсаторы 9 и 10, которые создают форсирующий режим для них,

В момент появления на входе 17 управляющего импульса нулевого уровня транзисторы 25 и 27 закрываются, а транзисторы 26 и 28 открываются, В

лителя 1, который передается через каскады на транзисторах 11, 13 и 28 и 12, 14 и 26 на конденсатор 8, т,е,

20 на вход повторителя 7, а в следующий момент точность установки выходного напряжения на выходе 18 определяется качественными характеристиками усилителя 1 ,

25 Использование конденсаторов 9 и 10 в цепи между входом усилителя 1 и входом каскадной схемы позволяет в несколько раз повысить быстродействие аналогового запоминающего устройства

30 при сохранении точностных характеристик как в режиме выборки, так и в режиме хранения,

Формула изобретения

1, Аналоговое запоминающее -устройство, содержащее повторитель напряжения , выход которого является выходом устройства, первый накопительный

.0 элемент на первом конденсаторе, первая обкладка которого соединена с шиной нулевого потенциала устройства, вторая обкладка первого конденсатора соединена с входом повторителя напря45 жения, ко1 1мутатор, управляющий вход которого является входом режима выборки-хранения устройства, первый и второй буферные усилители соответственно на первом п-р-п-транзисторе и устройстве обеспечивается о рицатель- 50 на первом р-п-р-транзисторе, диффе- ная обратная связь, при этом для низ- ренциальный усилитель, первый ограничительный элемент, элемент обратной связи, второй и третий ограничительные элементы на первом, втором, тре- 55 тьем и четвертом резисторах, причем первые выводы третьего и четвертого резисторов соединены с первыми выводами отрицательного и положительного источников напряжения устройства сокочастотных составляющих транзисторы П и 12 включены по схеме с общим эмиттером, а по высокочастотной составляющей - по схеме общей базой. Такой режим работы указанных транзисторов обеспечивает высокое быстродействие (каскодная схема: общая ба аа - обздай эмиттер) по сигналу рассогласования, который возникает на инвертирующем входе усилителя 1 из- за недостаточного быстродействия этого усилителя. Коэффициент передачи устройства равен отношению величин резисторов 3 и 4, Следует отметить, что транзисторы 26 и 28 коммутатора 2 работают в режиме с общей базой и практически не влияют на быстродействие устройства. Таким образом, любо несоответствие напряжения на выходе 18 напряжению на входе 16 (с учетом указанного коэ4)фидиента передачи)

35

лителя 1, который передается через каскады на транзисторах 11, 13 и 28 и 12, 14 и 26 на конденсатор 8, т,е,

20 на вход повторителя 7, а в следующий момент точность установки выходного напряжения на выходе 18 определяется качественными характеристиками усилителя 1 ,

25 Использование конденсаторов 9 и 10 в цепи между входом усилителя 1 и входом каскадной схемы позволяет в несколько раз повысить быстродействие аналогового запоминающего устройства

30 при сохранении точностных характеристик как в режиме выборки, так и в режиме хранения,

Формула изобретения

35

1, Аналоговое запоминающее -устройство, содержащее повторитель напряжения , выход которого является выходом устройства, первый накопительный

.0 элемент на первом конденсаторе, первая обкладка которого соединена с шиной нулевого потенциала устройства, вторая обкладка первого конденсатора соединена с входом повторителя напря45 жения, ко1 1мутатор, управляющий вход которого является входом режима выборки-хранения устройства, первый и второй буферные усилители соответстответственно, отличающеес тем, что, с целью повышения быстродействия, в него введены второй и третий накопительные элементы на втором и третьем конденсаторах, первый ключ на втором р-п-р-транзисторе и второй ключ на втором п-р-п-транзис- трре, база которого соединена с коллектором первого р-п-р-транзистора, базы первого п-р-п- и первого р-п-р- транзистсров соединены с выходом дифференциального усилителя, инвертирующий вход которого соединен с первыми вьшодами первого и второго резисторов и первыми обкладками второго и третьего конденсаторов, неинвертирующий вход дифференциального усилителя соединен с шиной нулевого потенциала устройства, второй вьшод первого резистора является информа- ционньгм входом устройства, второй вывод второго резистора соединен с выходом повторителя напряжения, вход которого соединен с-выходом коммутатора, база второго р-п-р-транзистора соединена с коллектором первого п-р-п-транзистора, эмиттер которого соединен с второй обкладкой второго конденсатора и вторым вьгоодом третьего резистора, эмиттер первого р-п-р-транзистора соединен с второй обкладкой третьего конденсатора и вторым выводом четвертого резистора коллекторы второго р-п-р- и второго п-р-п-транзисторов соединены с информационными входами коммутатора соотРедактор Н.Лазаренко Заказ 3116/49

Составитель А,Вороний

Техред А.Кравчук Корректор Г.Решетник

Тираж 589 Подписное ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

0

5

ветственно, эмиттер второго р-п-р- и эмиттер второго п-р-п-транзисторов соединены с вторыми выводами положительного и отрицательного источников напряжения устройства соответственно.

2, Устройство по П.1, о тл и - чающееся тем, что в коммутатор введены два п-р-п-транзистора, два р-п-р-транзистора, первый и второй диоды и пятый резистор, выводы которого соединены с эмиттерами третьего п-р-п- и третьего р-п-р-тран- зисторов, база третьего п-р-п-транзистора является управляющим входом коммутатора, база третьего р-п-р- транзистора соединена с шиной нулеу вого потенциала устройства, коллектор третьего п-р-п-транзистора является первым информационным входом коммутатора, соединен с эмиттером четвертого р-п-р-транзистора и катодом первого

5 диода, анод которого соединен с базой четвертого р-п-р-транзистора и третьим вьгоодом положительного напряжения, коллектор третьего р-п-р-транзистора является вторым информационQ ным входом коммутатора, соединен с эмиттером четвертого п-р-п-транзистора и анодом второго диода, катод которого соединен с базой четвертого п-р-гГ-транзистора и третьим выводом отрицательного напряжения, коллекторы четвертого п-р-п- и р-п-р-транзисто- ров являются выходом коммутатора.

0

Изобретение относится к вьгаис- лительной технике, в частности к запоминающим устройствам, и может быть использовано в аналого-цифровых преобразователях. Цель изобретения - повышение быстродействия - достигает ся введением второго и третьего накопительных элементов на конденсаторах 9 и 10 для создания формирующего режима в усилителях 11 и 12 н ключей на транзисторах 13, 14, их связей с известными элементами устройства и схемное выполнение коммутатора 2. В устройстве обеспечивается отрицательная обратная связь с выхода повторителя 7 через резистор 4 на первый вход дифференциального усилителя 1 и через конденсаторы 11 и 12, которые развязаны от входов коммутатора 2 транзисторами 13 и 14. Все это позволило в несколько раз повысить быстродействие устройства с сохранением точности как в режиме хранения, так и в режиме выборки. L з«п. ф-лы. 1 ил. i (Л С 00 to СП сд Од Од 22