Формирователь импульсов Советский патент 1987 года по МПК H03K5/01 

Фиг.1

Изобретение относится к импульсной технике и может быть использовано в схемах цифровой автоматики.

Цель изобретения - повьппение стабильности длительности формируемых импульсов и расширение функциональных возможностей за счет обеспечения независимой регулировки длительности выходных импульсов

IIIII

(фиг. 2,в, интервал ,). На выходе компаратора 2 при этом поддерживается уровень логической (фиг. 2,г, интервал ) ,

J5

триггер 1, происходит скачкообразно, поскольку на выходе компаратора 2 в этот момент сохраняется уровень логической I (фиг. 2,г, моментt), который не препятствует их переключению. Уровень сигнала на выходе компаратора 2 в этот момент сохраняется высоким за счет того, что на

Входной импульс уровня логического нуля, поступающий на входную шину 6 9 устанавливает на прямом выходе триггера 1 уровень логической , а на инверсном выходе уровень логиНа фиг. 1 представлена электричес-10 ческого О (фиг. 2,6, момент t). кая принципиальная схема устройства; Переключение элементов, образующих на фиг. 2 временные Диаграммы ее работы.

Формирователь импульсов содержит RS-триггер 1, компаратор 2 и время- задающую цепь на резисторе 3 и конденсаторе А, точка соединения первого вывода первого резистора 3 и первой обкладки конденсатора А соединена с инвертирующим входом компарато- 20 его инвертирующем входе потенциал ни- ра 2, вторая обкладка конденсатора же потенциала на неинвертирующем вхо- А подключена к инверсному выходу де, так как в момент переключения триггера 1 и первому выводу второго триггера 1 на инвертирующем входе резистора 5, выход компаратора 2 сое- потенциал за счет конденсатора А скач- динен с R-входом RS-триггера 1, вход 5 кообразно понижается на величину уров- которого соединен с входной шиной 6, третий резистор 7, первый вывод которого подключен к неинвертирующему входу компаратора 2 и второму выводу второго резистора 5 второй вывод ЗО третьего резистора 7 соединен с общей шиной, прямой выход RS-триггера 1 подключен к второму выводу первого резистора 3, выход компаратора 2 и инверсный выход RS-триггера 1 подклю-. го же логического элемента триггера

ня логической 1, а на неинвертирующем входе - до уровня близкого к потенциалу общей шины, вследствие того, что потенциал уровня логического О делится резистивным делителем на элементах 5 и 6 (фиг.. 2,в, момент t ), при этом, поскольку понижение потенциЕШОв на входах компаратора 2 вызвано переключением одного и точены к выходным щинам 8 и 9.

Формирователь импульсов работает следующим образом.

В исходном состоянии на триггера 1 (на шину 6) подается уровень логической I (фиг. 2,а, ин1, то в этот момент кривые потенциалов не пер€; секаются, вследствие чего на выходе компаратора 2 надежно поддерживается уровень логической 1, jjg После переключения триггера 1 конденсатор А начинает перезаряжаться по цепи: плюс источника питания триггера 1, выходное сопротивление прямого выхода триггера I (на прямом выхо1, то в этот момент кривые потенциалов не пер€; секаются, вследствие чего на выходе компаратора 2 надежно поддерживается уровень логической 1 jjg После переключения триггера 1 кон денсатор А начинает перезаряжаться по цепи: плюс источника питания триг гера 1, выходное сопротивление прямо го выхода триггера I (на прямом выхо

тервал tg-t ). При этом на прямом выходе триггера 1 устанавливается уровень логического О, а на инверсном - уровень логической 1 (фиг.2,6(5 Д триггера в этот интервал време- интервал t -t). Конденсатор А заря- ни - уровень логической 1), резисжен до потенциала уровня логической 1 по цепи: плюс источника питания триггера 1, выходное сопротивление инверсного выхода его, резистор 3, выходное сопротивление прямого плеча триггера 1, минус источника питания триггера 1, при етом на инвертирующем входе компаратора 2 поддерживается уровень логического О, а на неинвертирующем - положительный потенциал, определяемый резистивным делите- лем на резисторах 5 и 6, на вход КОТОРОГО поступает уровень логической

50

тор 3, выходное сопротивление инверс ного выхода триггера 1 (на инверсном выходе триггера - уровень логического О), минус источника питания триггера 1. При этом на выходе компа ратора 2 сохраняется уровень логичес кой Г (фиг. 2,г, интервал ). Этот процесс продолжается до тех сг пор, пока потенциал на инвертирующем входе компаратора 2 не повьщгается до уровня потенциала на неинвертирующем входе (фиг. 2,в, момент t). Поскольку при этом потенциал на не

74

IIIII

(фиг. 2,в, интервал ,). На выходе компаратора 2 при этом поддерживается уровень логической (фиг. 2,г, интервал ) ,

триггер 1, происходит скачкообразно, поскольку на выходе компаратора 2 в этот момент сохраняется уровень логической I (фиг. 2,г, моментt), который не препятствует их переключению. Уровень сигнала на выходе компаратора 2 в этот момент сохраняется высоким за счет того, что на

ческого О (фиг. 2,6, момент t). Переключение элементов, образующих

его инвертирующем входе потенциал ни- же потенциала на неинвертирующем вхо- де, так как в момент переключения триггера 1 на инвертирующем входе потенциал за счет конденсатора А скач кообразно понижается на величину уров го же логического элемента триггера

его инвертирующем входе потенциал ни- же потенциала на неинвертирующем вхо- де, так как в момент переключения триггера 1 на инвертирующем входе потенциал за счет конденсатора А скач- кообразно понижается на величину уров- го же логического элемента триггера

ня логической 1, а на неинвертирующем входе - до уровня близкого к потенциалу общей шины, вследствие того, что потенциал уровня логического О делится резистивным делителем на элементах 5 и 6 (фиг.. 2,в, момент t ), при этом, поскольку понижение потенциЕШОв на входах компаратора 2 вызвано переключением одного и тоего инвертирующем входе потенциал ни- же потенциала на неинвертирующем вхо- де, так как в момент переключения триггера 1 на инвертирующем входе потенциал за счет конденсатора А скач- кообразно понижается на величину уров- го же логического элемента триггера

1, то в этот момент кривые потенциалов не пер€; секаются, вследствие чего на выходе компаратора 2 надежно поддерживается уровень логической 1, После переключения триггера 1 конденсатор А начинает перезаряжаться по цепи: плюс источника питания триггера 1, выходное сопротивление прямого выхода триггера I (на прямом выхоД триггера в этот интервал време- ни - уровень логической 1), резисД триггера в этот интервал време- ни - уровень логической 1), резис

тор 3, выходное сопротивление инверсного выхода триггера 1 (на инверсном выходе триггера - уровень логического О), минус источника питания триггера 1. При этом на выходе компаратора 2 сохраняется уровень логической Г (фиг. 2,г, интервал ). Этот процесс продолжается до тех пор, пока потенциал на инвертирующем входе компаратора 2 не повьщгается до уровня потенциала на неинвертирующем входе (фиг. 2,в, момент t). Поскольку при этом потенциал на неинвертирующем входе удерживается близким к потенциалу общей шины, а на инвертирующем стремится к потенциалу уровня логической 1, то с этого момента начинает понижаться потенциал на выходе компаратора 2 (фиг. 2,г, момент t), т.е. на выходной шине 8. Как только начнет появляться логическая 1 на инверсном выходе триггера 1, замыкается положительная обратная связь с его выхода на инвертирующий вход компаратора 2. При этом логический элемент триггера 1 и компаратор 2 образуют триггерную структуру, которая скачкообразно переходит в положение, при котором на инверсном выходе триггера 1 устанавливается уровень логической 1, а на выходе компаратора 2 - уровень логического О (фиг.2,б г, момент tg). На этом формирование на шине 9 первого выходного импульса заканчивается.

В момент формирования выходного импульса на выходной шине 9 скачок напряжения до уровня логической I на инверсном выходе триггера 1, через конденсатор 4 передается на инвертирующий вход компаратора 2 (фиг. 2,в, момент t,,) ,на инвертирующем входе которого устанавливается положительный потенциал (фиг.2,в,момент tj) с выхода резистивного делителя при уровне логической 1 на его входе. По окончании опрокидывани триггера 1.наступает процесс восстановления, при котором конденсатор 4 зарялсается по цепи: плюс источника питания триггера 1, выходное сопротивление инверсного выхода триггера

1(на инверсном выходе триггера - уровень логической 1), резистор 3, выходное сопротивление прямого -выход триггера 1, минус источника питания триггера 1. В процессе восстановлени потенциал на инвертирующем входа компаратора 2 понижается от уровня логической 1 до потенциала уровня логического О на прямом вЕ)Гходе триггера 1 (фиг. 2,в, интервал tg-ц).

На неинвертирующем входе компаратора

2в процессе восстановления поддерживается потенциал уровня логической 1, уменьшенный в число раз, определяемое резистивным делите лем, (фиг. 2,в, интервал t2-t).no мере заряда конденсатора 4 уменьшается

,

325674

зарядный ток через резистор 3, вследствие чего понижается потенциал на инвертирующем 1входе компаратора 2. В момент, когда потенциал на этом входе станет ниже потенциала на неинвертирующем входе (фиг. 2,в, момент t-), на выходе компаратора 2 устана10

15

20

25

вливается уровень логической 1 (фиг. 2,г, момент t-).. Этим моментом заканчивается формирование импульса на выходной шине 8,

В предложенном устройстве величина резистора 3 ограничивается только входным током компаратора 2, который обычно в несколько раз меньше обратного тока диода, что позволяет формировать импульсы большей стабильности и длительности по сравнению с известным устройством, времязадающая цепь которого содержит диод.

В предложенном устройстве длительность импульса на выходе 9 регулиру - ется независимо от длительности импульса на выходной шине 8 за счет выбора коэффициента деления делителя.

Формула изобретения

Формирователь импульсов, содержащий RS-триггер, компаратор и время- задающую цеп-ь на резисторе и конденсаторе, точка соединения первого вывода первого резистора и первой обкладки конденсатора соединена с инвертирующим входом компаратора, вторая обкладка конденсатора подключена к инверсному выходу RS-триггера и первому выводу второго резистора,выход компаратора соединен с R входом КЗ-триггера, S вход которого соединен с входной шиной, отличающий- с я тем, что, с целью повьш1ения стабильности длительности формируемых импульсов и расширения функциональных возможностей за счет обеспечения независимой регулировки длительности выходных импульс ов, в него введен третий резистор, первый выход которого подключен к неинвертирующему входу компаратора и второму выводу второго резистора, второй вывод третьего резистора соединен с общей шиной, прямой выход RS-триггера подключен к второму выводу первого резистора,- выход компаратора и инверсный выход RS-триггера подключены к выходным шинам.

Редактор Г.Гербер

Составитель В,Чижиков Техред А.Кравчук

Заказ 3123/54 Тираж 901Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий . 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

-з

« t, t,

Корректор А.Зимокосбв

Изобретение может быть использовано в схемах цифровой автоматики. Цель изобретения - повьшение стабильности длительности формируемых импульсов и -расширение функциональных возможностей устройства. Формирователь содержит RS-триггер I, компаратор 2, регистры 3 и 5 и конденсатор 4. В устройство введен резистор 7, величина которого ограничивается только входным током компаратора 2, кото- рьй обычно в несколько раз меньше обратного тока диода. Это позволяет формировать импульсы большей стабильности и длительности. 2 ил.