Программное задающее устройство Советский патент 1987 года по МПК G05B19/18 G05B19/02 

1

Изобретение относится к системам программного управления, в частности к вреиязадающим программным устройствам.

Цель изобретения - повышение надежности за счет упрощения устройств и расширение области его применения.

На чертеже представлена блок-схем устройства.

Устройство содержит десятичные счетчики 1 с внутренними дешифраторами, вьщающие информацию в десятичном коде, например, счетчики К 176 ИЕ8, которые входят в делитель 2 частоты импульсов, реверсивньш счетчик 3, счетчик 4 команд, блок 5 памяти, состоящий из дешифратора 6 и многораз- рядных ячеек 7 памяти, коммутатор 8, блок 9 сравнения и блок 10 совпадения, селекторы-мультиплексоры 11, 12 формирователь 13 опорных импульсов, элемент И 14, цифроаналоговьй преобразователь 15, элемент И 16 и преобразователь 17 длительности импульсов Устройство работает следующим образом

После включения программного задающего устройства (при подаче напряжения питания.) с помощью цепей сброса (на ч€ ртеже не указаны) счетчики 1 делителя 2 частоты импульсов, реверсивньш счетчик 3 и счетчик 4 команд устанавливаются в исходное нулевое состояние. На выходах счетчика кома 4 сформируется код, состоящий из одних нулей, для первого участка программы, которьй подается на управляющие входы блока 5 памяти через дешифратор 6. Дешифратор 6 обеспечивает выдачу содержимого из многоразрядных ячеек 7 памяти, код адреса которой установлен на его входах. На выходах блока 5 памяти формируются последовательно коды команд - информационное слово, которое состоит из трех частей: кода уставки, одноразрядного сигна-па управления коммутатором 8 и кода интервала времени для данного участка программы, п)ичем на участка подъема или снижения программы этот интервал времени определяет период следования импульсов, поступающих на первый (счетный) вход реверсивного счетчика 3, а на участках выдержки - время выдержки. В -соответствии с кодом команды для первого участка программы,, состоящего из кода уставки, равной нулю, сигнала 1 в однораз1

0

рядном коде управления коммутатором 8 и кода минимального интервала времени, коммутатор 8 подключит к входам блока 9 сравнения и блока 10 совпадения код, соответствующий значению регулируемого параметра в данный момент, поступающий на вторые входы коммутатора 8 с выходов, например, аналого-цифрового преобразователя (АЦП), преобра.зующего сигнал с датчика параметра. Заданный минимальный интервал времени для первого участка программы, например, в двоично-деся

тичном коде, поступает на адресные входы соответствующих селекторов- мультиплексоров 11, 12, например, код секунд поступает на адресные входы селектора-мультиплексора 11, информационные входы которого подключены к выходам соответствующего дешифратора (дешифратора счетчика секунд), код десятков секунд поступает на адресные входы последующего селекто{)а-мульти- плексора, информационные входы которого подключены к выходам дешифратора счетчика десятков секунд и т.д. до селектора-мультиплексора 12. Импульсы опорной частоты, например, 1 Гц, с выхода формирователя 13 импульсов поступают на вход делителя 2 частоты, осуществляющего их деление с помощью десятичных счетчиков 1 с внутренними дешифраторами. Сигналы переноса после деления входных импульсов счетчиком поступают с выхода Р на счетный вход Т последующего счетчика. Выходы дешифраторов, десятичные коды которых определяют текущее значение времени, подключены к соответствующим информационным входам селекторов-мультиплексоров 11 и 12.

В момент равенства заданного интервала времени и текущего на всех выходах селекторов-мультиплексоров сформируется сигнал 1 (передний фронт импульса), который через схему И 14 поступи на вход сброса Р счетчиков 1 о После обнуления этих счетчиков они начинают отсчет времени, а на выходе схемы И 14 сформируется уровень О (задний фронт импульса). Сформировавшийся импульс с выхода элемента И 14 поступит на счетный вход реверсивного счетчика 3. Выходной код реверсивного счетчика 3 увеличивается на единицу в младшем раз- ряде и преобразуется цифроаналоговым преобразователем выходной анало

31

говьй сигнал программного задающего устройства. Через следующий минимальный интервал времени на выходе элемента И 14 формируется второй импульс третий и т.д., до тех пор, пока код на выходе реверсивного счетчика, поступающий также на входы блока. 10 совпадения, не совпадет с кодом, соответствующим значению регулируемого параметра в момент включения устройства, В момент равенства этих кодов на выходе блока 10 совпадения сформируется сигнал 1, который поступит на первый вход элемента И 16, На вто- рой вход этой схемы через преобразователь 17 длительности импульсов поступит последний импульс (с задержкой) из серии импульсов, формировавшихся на выхсУде элемента И 14, Этот импульс поступает на счетный вход счетчика 4 команд и устанавливает на выходах этого счетчика новьй код для второго участка программы, который поступает в блок 5 памяти через дещифратор 6, Блок 5 памяти вьщает новое значение кода уставки, сигнал О в одноразрядном коде управления коммутатором 8 и новый код интервала времени из многоразрядных ячеек памяти 7 в соот- ветствии с новым адресом на входах дешифратора 6.

С выхода элемента И 14 на втором участке программы будут поступать импульсы на счетный вход реверсивного счётчика 3 с заданным интервалом времени. В момент окончания программирования на этом участке срабатьшает блок 10 совпадения. Это происходит при равейсте кода (накопленного числа импульсов) на выходах реверсивного счетчика 3 и кода уставки для этого участка программы, поступающего с выходов блока 5 памяти через коммутатор 8, поскольку на его управляющем входе в это время присутствует сигнал О, На выходе элемента И 16 формируется импульс, который поступает на счетный вход счетчика команд 4 и устанавливает на выходах этого счет- чика НОВЫЙ код (отличающийся от предыдущего на единицу) для третьего участка программы. Если на этом участке осуществляется вьдержка, т.е. код уставки для этого участка равен коду предыдущего участка, то на выходе блока 10 совпадения сигнал задерживается. Через заданный интервал времени (время вьщержки) на выходе

107

элемента И 14 формируется импульс, которьм через преобразователь 17 длительности импульсов и элемент И 16 поступает на счетный вход счетчика команд, а на выходах блока памяти формируется новый код уставки, сигна О в одноразрядном коде управления коммутатором 8 и код для нового интервала времени.

Если на последующем участке программы окажется, что число импульсов, накопленное в реверсивном счетчике 3 меньше кода уставки для данного уча- стка-лпрограммы, то на выходе блока 9 сравнения вырабатьшается сигнал, заставляющий реверсивный счетчик 3 вест сложение текущих импульсов, а цифро- аналоговьй преобразователь 15 осуществлять подъем (программное увеличение) выходного сигнала.

Если же число импульсов (код), накопленное в реверсивном счетчике 3 больше кода уставки для данного участка программы, то на выходе блока 9 сравнения сигнала не будет, и реверсивный счетчик 3 будет вести вычитание текущих импульсов, а цифроанало- говьй преобразователь 15 осуществлят снижение выходного сигнала.

При использовании программного задающего устройства в многокаскадных системах автоматического регулирования, например, когда выходной сигнал регулятора второго каскада воздействует на задатчик (программное задаю- .щее устройство) первого регулятора, коммутатор 8 подключает преобразованный с помощью АЦП выходной сигнал второго регулятора к входам блока 9 сравнения и блока 10 совпадения, за счет повторения первой команды (нулевой код уставки, 1 в одноразрядном коде управления коммутатором 8 и код минимального интервала времени) на заданных участках программы.

При этом происходит автоматическая коррекция выходного сигнала программного задающего устройства, т.е. его выходной сигнал приводится в соответствие с величиной сигнала, поступающего от регулятора второго каскада.

Формула изобретения

Программное задающее устройство, содержащее формирователь импульсов, соединенный с дгшителем частоты коммутатор, реверсивный счетчик, выходами соединенный с перв.ыми входами блока совпадения и блока сравнения, первый элемент И, первым входом соединенный с выходом блока совпадения, а вторым - с выходом преобразователя длительности имцульсов, цифроаналого- вый преобразователь, блок уставок и блок задания скорости, при этом первый вход реверсивного счетчика и входю счетчика команд, при этом блок задапреобразователя длительности импульсов соединены между собой, а выход блока сравнения подключен к второму входу реверсивного счетчика, отличающееся тем, что, с целью повышения надежности и расширения области применения, в него введены селекторы-мультиплексоры, второй элемент И и счетчик команд, делитель частоты вьтолнен в виде последова- тельно соединенных десятичных счетчиков с внутренними дешифраторами, выходы которых подключены к информаци

онным входам соответствующих селекторов-мультиплексоров, выход каждого из которых соединен с одним входом второго элемента И, выход которого подключен к установочным входам,, счетчиков делителя частоты и к первому входу реверсивного .счетчика, выход первого элемента И подключен к входу

ния скорости и блок уставок вьшолнены в виде блока памяти, первые выходы которого подключены через первые входы коммутатора к вторым входам блока сравнения и блока совпадения, второй выход - к управляющему входу коммутатора, а третьи выходы - к соответствующим адресным входам селекторов- мультиплексоров „ выходы счетчика команд подключены к управляющим входам блока памяти, а выходы реверсивного счетчика - к входам цифроаналогового преобразователя,.

Изобретение относится к системам программного управления, в частности к времязадающим программным устройствам. Программное задающее устройство содержит десятичные счетчики, делитель частоты импульсов, реверсивный счетчик, счетчик команд, блок памяти, дешифратор, многоразрядные ячейки памяти, коммутатор, блок сравнения, селекторы-мультиплексоры, блок совпадения, формирователь опорных импульсов, элементы И, цифроаналоговьй преобразователь и преобразователь длительности импульсов. Данное устройство позволяет повысите надежность за счет автоматической корректировки начального выходного сигнала до значения, равного величине регулируемого параметра в момент включения устройства. Кроме того, упрощается программирование технологических режимов с большим количеством линейных участков и вьщержек, различных по времени, так как в блоке памяти скорость изменения задания и время вьщержки задаются непосредственно в виде соответствующих интервалов времени. Наличие же сигнала на выходе блока памяти для управления коммутатором позволяет осуществлять корректировку выходного сигнала устройства в заданные по программе моменты времени, что расширяет область применения его в качестве программного задатчика в многокаскадных системах автоматического регулирования. 1 ил. с $ (Л с оо со 4:

Редактор М.Товтин

Составитель Техред И.Попович

Заказ 3959/43 Тираж 863Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор М.Декчик