Сигнатурный анализатор Советский патент 1987 года по МПК G06F11/25 

1354

работы анализатора заключается в том, что при контроле дискретных устройств, имеющих на выходе три состояния: логического нуля, логической единицы и высокоимпедансное состояние Z, за один период внешнего синхросигнала происходит фиксация любого из этих состояний. При этом состояния логического нуля и логической единицы фиксируются подачей соответ1

Изобретение относится к автомати- ке и вычислительной технике и может быть использовано для контроля дис- кретных объектов.

Цель изобретения - упрощение конструкции .,

На чертеже показана структурная схема сигнатурного анализатора.

Сигнатурный анализатор содержит IQ формирователь 1 сигнатур, блок 2 индикации, вход 3 Старь-стоп анализатора, информационный вход 4 анализатора, синхровход 5 анализатора, шифратор 6, формирователь 7 импуль- 15 сов, формирователь 8 временных си1- налов, блок 9 совпадений, вход 10 окна измерения формирователя сигна- . тур, информационный вход 11 формирователя сигнатур, синхровход 12 фор-п. JQ мирователя сигнатур, единичный и нулевой разрядные установочные входы 13 и 14 формирователя сигнатур, первый разряд 15, К-й разряд 16 и N-й разряд 17 формирователя сигнатур, 25 сумматор 18 по модулю два, логические обратные связи 19 и К-й разрядный выход 20 формирователя сигнатур.

Перед началом работы схема приво- водится в .исходное состояние (цепи зо .установки в исходное состояние для упрощения опущены).

На выходах блока 9 совпадений присутствуют сигналы логической единицы. На входе 10 окна измерения фор- 35 мирователя сигнатур, информационном входе 11 формирователя сигнатур и на синхровходе 12 формирователя сигнатур присутствуют сигналы логического

нуля, а на единичном установочном йходе 13 и на нулевом установочном

194

ствующего сигнала на вход формирователя сигнатур, состояние Z фиксируется подачей на вход формирователя сигнатур заранее заданного сигнала (логического нуля или единицы в зависимости от выбранной логики работы шифратора) с одновременным инвертированием одного из разрядов, сформированного в данном такте сигнатуры, 1 ил.

входе 14 К-го разряда формирователя сигнатур присутствуют сигналы логической единицы.

Так как все разряды N-разрядного формирователя сигнатур установлены в нулевое состояние, то на входе сумматора 18 сигналы логических обратных связей 19 и сигнал на К-м разрядном выходе 20 формирователя сигнатур равны нулевому логическому уровню.

1

Анализатор работает следующим образом.

На вход 3 Старт-стоп анализатора подается перепад напряжения из логического нуля в логическую единицу - сигнал Старт, по которому запускается формирователь 8 временных; сигналов, формирующий на входе 10 окна измерения формирователя 1 сигнатур измеригельное окно (цепи управления измерительного окна для упрощения опущены). Перепад напряжения на управляющем входе 3 анализатора совпадает с началом синхросигнала на синхровходе 5 анализатора, который как и сигналы управления на входе 3 анализатора подается на синхровход 5 анализатора перепадом из логического нуля в.логическую единицу. По этому перепаду происходит запись логических уровней, присутствующих в данный момент на информационных входах D разрядов N-разрядного формирователя сигнатур.

Предположим, что в момент перехода синхросигнала на информационном входе 4 анализатора присутствует логическая единица,- которая поступает на вход шифратора 6.

313541

Шифратор )аботает следующим образом:

Вход шифратора Первый Второй

1 О

выход

1

О

1

выход

о

О 1

где Z - третье состояние сигнала диагностической информации.

При появлении на входе шифратора логической единицы она появляется на втором выходе пгафратора 6 и поступа- ет на информационный вход 11 форми- рователя сигнатур и далее на вход сумматора 18 по модулю два, суммируется по модулю два с сигналами логической обратной связи 19, результат суммирования подается на информационный вход D первого разряда 15 формирователя сигнатур и записывается в него при появлении синхросигнала на входе 5 анализатора. При появлении нулевого логического уровня на информационном входе 4 анализатора запись происходит аналогично.

При записи логических единиц ,и нулей первый выход шифратора находит ся в нулевом состоянии и запрещает работу блока 9 совпадений, который стробируется импульсами с выхода формирователя 7 импульсов. Последний формирует импульс после окончания каждого синхросигнала на синхровходе 5 анализатора.

При появлении на информационном входе 4 анализатора третьего логического состояния Z на первом и втором выходе шифратора 6 появляется сигнал логической единицы. Логическая едини ца с второго выхода по началу синхросигнала на входе 5 анализатора, записывается в первый разряд 15 N- разрядного формирователя сигнатур. Логическая единица на первом выходе шифратора 6 разрешает работу блока 9 совпадений. По окончании синхросигнала формирователь 7 импульсов фор- мирует импульс, анализируя состояние второго входа блока 9 совпадений, являющийся К-м разрядным выходом 20 формирователя сигнатур. Если в этот. момент на выходе К-го разряда форми- рователя 1 сигнатур присутствует логическая единица, то на втором выход блока 9 совпадений появляется короткий импульс, который поступает на

0

5 0 5

0 g

0 5 Q g

944

нулевой установочный вход 14 К-го разряда 16 формирователя 1 сигнатур и перебрасывает этот разряд в состояние логического нуля, т.е. изменяет его состояние на противоположное.

Если в момент анализа на выходе К-го разряда 16 формирователя , 1 сигнатур присутствует логический ноль, то импульс появляется на первом выходе блока 9 совпадений и поступает на единичный установочный вход 13 -. К-го разряда 16 формирователя 1 сигнатур, и перебрасывает этот разряд в состояние логической единицы.

Формирование сигнатуры происходит до тех пор, пока на входе 3 Старт- стоп анализатора не появляется импульс Спор, по которому формирователь 8 временных сигналов прекращает формирование измерительного окна. Одновременно с этим прекращается поступление синхросигналов на синхро- вход 5 анализатора.

Блок 2 индикации индицирует состояние выходов разрядов N-разрядного последовательного сдвигового регистра в виде сигнатуры. I

Таким образом, за один период

синхросигнала происходит запись или логического нуля, или логической единицы, или третьего состояния Z, поступающих на вход анализатора. Причем состояние фиксируется записью в первый разряд регистра логической единицы (можно записывать и логический ноль, все зависит от принятой логики работы шифратора) в момент действия синхросигнала и внесением ошибки в уже зарегистрированную сдвиговым регистром последовательность в определенный (К-й) разряд за время между синхросигналами.

Формула изобретения

Сигнатурный анализатор, содержа- фор.мирователь временных сигналов, формирователь сигнатур, шифратор, формирователь импульсов и блок индикации, причем вход формирователя временных сигналов является входом Старт-стоп анализатора, выход формирователя временных сигналов соединен с входом окна измерения формирователя сигнатур, вход шифратора является информационным входом анализатора, вход формирователя импульсов соединен с синхровходом анализатора.

5 13541946

группа информационных выходов форми-формирователя сигнатур), вход стробирователя сигнатур соединена с груп-рования блока совпадения соединен

пой входов блока индикации, о т л и-с выходом формирователя импульсов,

чающийся тем, что, с цельюпервый и второй выходы блока совпаупрощения конструкции, он содержитдения соединены соответственно с едидополнительно блок совпадения, пер-ничным и нулевым разрядными установьй и второй информационные входывочными входами К-го разряда формикоторого подключены соответственнорователя сигнатур, синхровход и ин-к первому выходу шифратора и К-мую Формационный вход которого подключеразрядно у выходу формирователя сиг-ны соответственно к синхровходу ананатур (1 , где п-разрядностьлизатора и второму выходу шифратора.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля дискретных объектов. Цель изобретения - упрощение конструкции. Сигнатурный анализатор содержит формирователь 1 сигнатур, блок 2 индикации, шифратор 6, формирователь 7 импульсов, формирователь 8 временных сигналов, блок 9 совпадений. Сущность (Л с ) 00 СП 4 X) 4