Устройство контроля качества канала связи Советский патент 1987 года по МПК H04B3/46 

Изобретение относится к радиотехнике и может использоваться для автоматического контроля качества дискретного канала связи с переменными параметрами.

Цель изобретения - сокращение времени анализа качества канала связи путем оценки плотности вероятности распределения напряжения на входе решающего блока раздельно для случаев приема сигнала единица и приема сигнала нуля.

На фиг, 1 представлена структурная электрическая схема устройства конт- роля качества канала связиjна фиг,2- структурная электрическая схема блоков вычисления ощибки.

Устройство контроля качества ка- н-ала связи содержит приемный блок 1 ,, состоящий из корреляционного приемника 2 и решающего блока 3, блок фа - зйрования циклов 4, блок фазирования импульсов 5, коммутатор 6, датчик испытательных сигналов 7, опорный генератор 8, первый и второй блоки вычисления ошибки 9 и 10, сумматор 11, индикатор 12,

Каждый из блоков вычисления ошибки содержит аналого-цифровой преобразователь 13, а также интегратор 14, сумматор 15, умножитель 16, входяшие в микропроцессорный комплект 17,

Устройство работает следующим образом,

В соответствии с теорией оптимального приема суммарная вероятность ошибки определяется как

и.

, J,(U/si)du

00-со

JCO(U/S )du ,

(Г)

POUJ - ошибка первого рода, Рдщ - ошибка второго рода,

S,) - плотность вероятности распределения напряжения на входе решающей схемы приемного устройства на приеме сигнала s, - единица ;

з,) - плотность вероятности распределения напряжения на входе решающей схемы приемного устройства на приеме си1 нала s - Uj - напряжения noporoBoi o уровня (для приема сигналов с активной паузой ) ,

В свяаи с этим по исш1 тательиой последователь {ости получают оценки плотности вероятности и по ним в со- ответствии с формулой (1) вычисляют оценку вероятности ошибки. Так как при использовании испытательной последовательности, сфазированной с эталонной, на приемной стороне- точ

но известно, какому из сигналов соответствует отсчет напряжения на входе решающей схемы в момент принятия решения, то оказывается возможным сформировать две последовательности отсчетов напряжений, соответствующих сигналу U/S, - прием единиц и сигналу U/Sj - прием нулей , По полученным последовательностям восстанавливают плотности вероятности распределения напряжений, С целью сокраш,ения объема выборки для восстановления плотности вероятности используются непараметрические оценки ядерного типа, при этом

Нэ

(1) К (U-U/si)/-h, (2)

(U/sj) J-

где(о(и/5;) - оценка плотности вероятности;

п - коэффициент размытости (функционально свя- заннь;й с N) , (h N3 - 1/5),

К - функция, называемая ядром.

Для этого переданная по каналу ис-. пытательная последовательность принимается приемным блоком 1, где об- « рабатывается корреляционным прием- НИКОМ 2, и в виде последовательности отсчетов напряжений поступает на входы решающего блока 3 и коммутатора 6, выполненного на МОП-транзисторах с ; индуцированным каналом. Работой ком- мутатора 6 управляет датчик испытательных сигналов 7, представляющих собой генератор последовательности максимальной длины (ПИД), с таким же законом повторения как и у испыта- - тельной последовательности и засин- хронизированным с ней с помощью опорного генератора 8 блока фазирования импульсов 5 и блока фазирования циклов 4, выполненных по известным схемным ре1лениям.

В зависимости от состояния датчика испытательных сигналов 7 отсчет напряжения на входе коммутатора 6 заводится либо в первый, либо во втол1

рой блок BbWHcneYiMH ошибки 9 и 10, в которых в соответствии с формулой (1) интегрируются оценки плотности вероятности, полученные по последовательностям отсчетов методом непараметрических оценок типа ядра.

В сумматоре 11, позволяющем складывать два восьмиразрядных двоичных числа (два сумматора типа К155ИМЗ), вычисляется суммарная вероятность ошибки, которая выводится на индикатор, 12 состоящий из дешифратора (например, типа К155 ИД2) и люминесцентных индикаторов (например, типа ИВ-4), Каждый из блоков вычисления ошибки 9 и 10 вычисляет составляющ ю суммарной ошибки в соответствии с формулой (1), в которой вместо плотности вероятности подставлена ее оценка, при этом слагаемое записывают в виде

н.

р;.

Un J в качестве К - будет использоваться нормальное ядро (2) тогда

, (U-UJ/si)2 ехр I2 2 l Будем считать, что передача ведется сигналами с активной паузой (), объем выборки N и коэффициент h выбираем равными:

N, 1000

h 1000 0,251,

тогда

PL 1 58-10е (000

Заменим интеграл суммы на сумму интегралов и произведем замену переменной на

получаем

dt) .

Таким образом, из формулы (3) видно, что блок вычисления вероятности ошибки должен вычислять сумму интегралов от стандартной функции в пре

5 0

5

0

5

0

5

0

5

374

делах, определяемых значением отсчетов напряжения на входе: решающего блока 3. Верхний предел интегрирования выбирается из расчета допустимой погрешности округления.

Блоки вычисления ошибки 9 и 10 выполнены по схеме, показанной на фиг.2, и отличаются только пределами интегрирования. Блок состоит изпоследовательно соединенных аналого- цифрового преобразователя (АЦП) 13, преобразующего отсчет напряжения в восьмиразрядный двоичный параллельный код (в нашем случае - это АЦП типа К1113ПВ1, у которого два старших разряда не использованы), интегратора 14, сумматора 15, умножителя 16.

Блок работает следующим образом. Поступающий на вход АЦП 13 отсчет напряжения преобразуется в двоичный восьмиразрядный параллельный код, который поступает на последовательно соединенные интегратор 14, сумматор 15 и умножитель 16, выполняющие функции вычисления вероятности ошибки, и выполненные на основе микропроцессорного комплекта интегральных схем (в нашем случае серии К580) , при этом программа записывается на программируемых постоянных запоминающих устройствах (ППЗУ), а таблица их программирования.рассчитывается предварительно согласно приведенным формулам .

Эффективность устройства объясняется тем, что объем выборки, необходимый для восстановления плотности вероятности с помощью непараметрических оценок ядерного типа, на один - два порядка меньше того, который необходим для контроля тестом,что позволяет во столько же сократить время анализа канала (с такой же погрешностью измерения, как и при тестовом способе). Кроме этого, имеется воз- можность контролировать каналы любого качества при заданном объеме выборки. Например, в предлагаемом устройстве объем.выборки равен тысяче, где позволяет с достаточной степенью точности контролировать каналы с вероятностью ошибки на один символ до Рдщ 10 . Использование такой же выборки в тестовом контроле позволяет производить контроль с вероятностью ошибки до Р 10.

Предлагаемое устройство позволяет производить экспресс-анализ качества каналов связи, используя выборки малого объема, а также проводить эталонные измерения, увеличивая объем выборки до нескольких десятков тысяч элементов, при этом погрешность измерения резко сокращается, получаемая при этом оценка вероятности ошибки является, несмещенной и состоятельной

Формула изобретения

1. Устройство контроля качества канала связи, содержащее последовательно соединенные корреляционный приемник и решающий блок, последовательно соединенные опорнм генератор и датчик испытательных сигналов, блок фазирования импульсов и блок фазирования циклов, выход которого подключен к второму входу датчика испытательных сигналов, выход блока фазирования импульсов подключен к Ъходу опорного 1 енератора, выход решающего блока подключен к входу блока фазирования импульсов и к входу блока фазирования циклов, индикатор, отличающееся тем, что, с целью сокращения времени анализа качества канала связи путем оценки плотности

вероятности распределения напряжения на входе решающего блока раздельно для случаев приема сигнала единицы и приема сигнала нуля, в устро 1ство введены коммутатор, первый блок вычисления ошибки, второй блок вычисления ошибки, сумматор,, первый вход коммутатора соединен с выходом корре- ляционног о приемника, выход датчика испытательных сигналов подключен к второму входу коммутатора, первый и второй выходы которого подключены соответственно к первым входам первого и второго блоков вычисления ошибки, второй вход калодого из которых соединен с вторым выходом решающего блока, выход первого и второго блоков вычисления ошибки подключены соответственно к первому и второму входам сумматора, выход которого подключен к входу индикатора,

2, Устройство по По 1, отличающееся тем, что каждый бло вь чнсления ошибки содержит последовательно соединенные аналого-цифровой преобразователь, вход которого является входом блока вычисления ошибки, интегратор, сумматор и умножитель, выход которого является выходом блока вычисления ошибки.

Г;7

(fue. г

Составитель Ш Эвьян Редактор Н.Горват Техред Л.Сердюкова

Заказ 5813/55 Тираж 636Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4

Корректор О.Кравцова

Изобретение относится к радиотехнике. Цель изобретения - сокращение времени анализа качества каналу связи. Устр-во контроля содерГ7 жит приемный блок 1, состоящий из корреляционного приемника 2 и решающего блока 3, блок фазирования 4 циклов, блок фазирования 5 импульсов, коммутатор 6, датчик 7 испытательных сигналов, опорный г-р 8, блоки 9 и 10 вычисления ошибки, сумматор 11 и индикатор 12. Цель достигается за счет оценки плотности вероятности распределения напряжения на входе решающего блока 3 раздельно для случаев приема сигнала единица и приема сигнала ноль. Устр-во по п.2 ф-лы отличается выполнением блоков 9 и 10 вычисления ошибки, дана их ил. 1 з.п. ф-лы, 2 ил. S сл фиг. /