Устройство для синхронизации системы управления вентилями @ -фазного преобразователя Советский патент 1988 года по МПК H02M1/08 

l Si/wf

Шиг.1

Изобретение относится к электротехнике, в частности к устройствам управления полупроводниковыми вентильными преобразователями.

Цель изобретения - снижение асимметрии выходных импульсов.

На фиг. 1 представлена функцио- . нальная схема предлагаемого устройства; на фиг. 2 - диаграммы, поясняющие работу устройства.

Устройство содержит формирователь 1 коротких импульсов в моменты перехода через нуль напряжения одной из фаз сети, выход которого подключен к первым входам элементов И-НЕ 2 и 3, второй вход элемента И-НЕ 2 подключен к прямому выходу формирователя

4импульсов, соответствующих положительным полуволнам напряжения другой фазы сети, к инверсному выходу которого подключен второй вход элемента И-НЕ 3, выход которого подключен к установочным входам делителя

5частоты и счетчика 6, а также к S-входу RS-триггера 7, к R-входу которого подключен выход элемента И-НЕ 2, генератор 8 тактовых импульсов, выход которого соединен со счетными входами делителя 5 частоты и счетчика 9, информационный вход которого через регистр 10 памяти подключен к выходу счетчика 6, счетный вход которого соединен с выходом элемента И-НЕ 11, первьй вход которого соединен с выходом RS-триггера 7, а второй - с выходом делителя 5 частоты, выход RS- триггера 7 подключен также к входу элемента 12 задержки на такт, выход которого подключен к синхровходу регистра 10 памяти и первому входу блока 13 задержки и расширения импульса, выход которого подключен к установочному входу счетчика 9, выход которого, в свою очередь, соединен с вторым

10

И

20

последовательно компаратор и инвер (не показаны). Делитель 5 частоты и пульсов реализован, например, на счетчике. Элемент 12 задержки на т представляет собой, например, одн вибратор, реализованный на D-триггере.

Блок 13 задержки и расширения и пульса выполнен, например, как пос довательно соединенные двухвходовы элемент ШШ и элемент задержки на такт, реализованный на D-триггере, причем входы элемента ИЛИ являются входами блока 13, а выход элемента задержки на такт - его выходом.

Устройство работает следующим о разом.

На вход формирователя 1 импульсов поступает отфильтрованное напр жение ид одной из фаз сети, наприм фазы А. На выходе формирователя 1 импульсов появляются короткие импу сы и, (фиг. 2) длительностью в оди период импульсов тактовой частоты Ug (фиг. 2). На вход формирователя 4 импульсов поступает отфильтрован ное напряжение U (фиг. 2) другой фазы, например фазы С. На его выхо 3Q дах форг руются 180-градусные импу сы и и Иф (фиг. 2), которые посту пают на первые входы элементов И-Н 2 и 3 и служат условием выделения импульсов и и УЗ (фиг. 2) на выхо дах указанных элементов. Импульс U устанавливает в нулевое состояние делитель 5 частоты импульсов, счет чик 6 импульсов и по S-входу в сос тояние логической единиць триггер

На счетный вход счетчика 6 импу сов поступают импульсы с выхода делителя 5 частоты импульсов через элемент И-НЕ 11. При этом их перио в т/2 раза больше периода тактовых импульсов Ug генератора 8 тактовых

25

35

40

входом блока 13. При этом выходы эле- импульсов, поступающих на счетный мента 12 задержки на такт и счетчика 9 являются выходами устройства.

Формирователь импульсов вьтолняет функцию нуль-органа с укорачиванием длительности импульсов ц представля- 50 ет собой, например, компаратор и од- новибратор на D-триггере (не показаны), причем входом формирователя 1 являются инверсный вход компаратора.

вход делителя 5. Через полпериода пульсом Ui по R-входу триггер 7 сб сывается в нуль, запрещая подсчет им пульсов счетчиком 6, которьш храни выходную информацию до прихода сле дующего импульса и.

По фронту импульса U,, задержан ного на один такт элементом 12 задержки, информация и с выхода сче

а выходом - выход одновибратора, сое- 55 чика 6 поступает в запоминающий ре

0

последовательно компаратор и инвертор (не показаны). Делитель 5 частоты импульсов реализован, например, на счетчике. Элемент 12 задержки на такт представляет собой, например, одно- вибратор, реализованный на D-триггере.

Блок 13 задержки и расширения импульса выполнен, например, как последовательно соединенные двухвходовый элемент ШШ и элемент задержки на такт, реализованный на D-триггере, причем входы элемента ИЛИ являются входами блока 13, а выход элемента задержки на такт - его выходом.

Устройство работает следующим образом.

На вход формирователя 1 импульсов поступает отфильтрованное напряжение ид одной из фаз сети, например фазы А. На выходе формирователя 1 импульсов появляются короткие импульсы и, (фиг. 2) длительностью в один период импульсов тактовой частоты Ug (фиг. 2). На вход формирователя 4 импульсов поступает отфильтрованное напряжение U (фиг. 2) другой фазы, например фазы С. На его выхо- Q дах форг руются 180-градусные импульсы и и Иф (фиг. 2), которые поступают на первые входы элементов И-НЕ 2 и 3 и служат условием выделения импульсов и и УЗ (фиг. 2) на выходах указанных элементов. Импульс U устанавливает в нулевое состояние делитель 5 частоты импульсов, счетчик 6 импульсов и по S-входу в состояние логической единиць триггер 7.

На счетный вход счетчика 6 импульсов поступают импульсы с выхода делителя 5 частоты импульсов через элемент И-НЕ 11. При этом их период в т/2 раза больше периода тактовых импульсов Ug генератора 8 тактовых

5

5

0

импульсов, поступающих на счетный

импульсов, поступающих на счетный

вход делителя 5. Через полпериода импульсом Ui по R-входу триггер 7 сбрасывается в нуль, запрещая подсчет импульсов счетчиком 6, которьш хранит выходную информацию до прихода следующего импульса и.

По фронту импульса U,, задержанного на один такт элементом 12 задержки, информация и с выхода счет

диненного входом с выходом компаратора.

Формирователь 4 импульсов представляет собой, например, соединенные

гистр 10 откуда по каналу параллельной записи записывается на вход счетчика 9 по фронту импульса Uiz, поступающего через второй вход блока 13

задержки и расширения импульса на установочный вход параллельной записи счетчика 9. На счетньШ вход последнего поступают тактовые икщуль- сы. Счетчик 9 уменьшает до нуля число, записанное из регистра 10, При равенстве выходногб кода Ug, счетчика 9 нулю на его выходе переполнения появляется импульс Ц , который через блок 13 вновь записывает информацию из регистра 10 в счетчик 9, Блок 13 формирует на выходе счетчика 9 импульсы U, длительностью в один такт. Процесс повторяется в течение одного периода сети. С приходом очередного импульса Uj счетчик сбрасывается в исходное состояние и начинает подсчет нового полупериода сети. Повле записи нового кода в регистр 10 и счетчик 9 последний формирует импульсы Uq,2 в соответствии с вновь полученным кодом, т.е. схема отслеживает изменение частоты напряжения сети, при этом асимметрия фазных напряжений влияния на работу устройств не оказывает. Выходными являются импульсы и и,. В системе управления в течение периода сети используются один импульс Uj и (m-l) импульсов U,j. Наличие т-го импульса и.,на выходе переполнения счетчика 9 определяется соотношением частот генератора тактовых импульсов и сети.

При этом максимально возможная асимметрия выходных импульсов составляет й

-9,, где&, (5 -1) остаток при делении импульсов так-уо- вой частоты Ug на т/2.

По сравнению с известным асимметрия выходных импульсов в предлагаемом устройстве снижена более чем в два раза, так как максимальный остаток при делении тактовой частоты на m составляет 5(m-l).

Формула изобретения

Устройство для синхронизации системы управления вентилями т-фазного

65283

преобразователя, содержащее формирователь коротких импульсов в моменты перехода через нуль напряжения одной из фаз сети, генератор тактовых импульсов, выход которого подключен к счетным входам делителя частоты и первого счетчика, информационный вход которого через регистр .памяти соединен с выходом второго счетчика, выход первого счетчика соединен с одним, входом блока задержки и расширения импульса, выход которого соединен с установочным входом первого счетчика, отличающееся тем, что, с целью снижения асимметрии вьпсодных импульсов, введены формирователь импульсов, соответствующих положительным полуволнам напряжения другой

10

15

фазы сети, три элемента И-НЕ, RS- триггер, элемент задержки на такт, причем выход формирователя коротких импульсов в моменты перехода через ноль напряжения одной из фаз сети соединен с первыми входами первого и второго элементов И-НЕ, второй вход первого элемента И-НЕ подключен к прямому выходу формирователя импульсов , соответствующих положительным полуволнам напряжения другой фазы сети, инверсный выход которого подключен к второму входу второго элемента И-НЕ, выход которого подключен к установочным входам делителя частоты и второго счетчика и S-входу RS-триггера, R-вход которого подключен к выходу первого элемента И-НЕ, а вьпсод - к первому входу третьего элемента И-НЕ и входу элемента задержки на такт, второй вход третьего элемента И-НЕ подключен к выходу делителя частоты, а выход - к счетному входу второго счетчика, выход элемента задержки на такт соединен с синхровхо- дом регистра памяти и вторым входом блока задержки и расширения импульса, при этом выходы элемента задержки на такт и первого счетчика являются выходами устройства, а делитель частоты выполнен с коэффициентом деления т/2.