Приемник многочастотных сигналов Советский патент 1988 года по МПК H04L27/26 

(Л

б/У.

СО 0)

Изобретение относится к радиотехнике и повьшает помехоустойчи- вость. Приемник содержит блок 1 выбора макс, сигнала, блок 2 полосовых фильтров, блок 3 квадратичных детекторов, коммутаторы 4 и 10, блоки 5 и 6 накопителей, пороговый блок 7, сумматор 8, блок 9 АРУ, блок М принятия решения, декодер 12, блок 13 вычисления ошибки синхронизации, управляемый тактовый г-р 14, формирователь 15 коротких импульсов, блок 16 добавления-вычитания импульсов, блок 17 автоматич. регулировки порогов, состоящий из блока 18 выбора миним. сигнала и блока 19 оценки уровня шума. 8. з.п. ф-лы, 8 ил.

фиг.1

Изобретение относится к радиотехнике и может использоваться в радиосистемах передачи информации для приема многочастотных сигналов.

Цель изобретения - повышение помехоустойчивости .

На фиг, 1 представлена структурная электрическая схема предлагаемого приемника; на фиг. 2 - один из блоков накопителей (вариант выполнения); на фиг. 3 - блок автоматической регулировки усиления; на фиг. 4 - блок вычисления ошибки синхронизации; на фиг. 5 - блок выбора максимального сигнала; на фиг. 6 - блок выбора минимального сигнала; на фиг. 7 - блок оценки уровня шума; на фиг. 8 - блок принятия решения.

Приемник многочастотных сигналов содержит (фиг. 1) блок 1 выбора максимального сигнала, блок 2 полосовых фильтров, блок 3 квадратичных детекторов , первый коммутатор 4, первый и

ножители 47 и 48. Блок 11 принятия ре шения содержит (фиг. 8) первый и второй сумматоры 49 и 50, первый и втоg рой квадраторы 51 и 52 и блок 53 срав нения.

Приемник работает следующим образом.

На вход приемника многочастотных

10 сигналов (фиг. 1) поступает аддитивная смесь сигнала, спектр которого расширен псевдослучайньми скачками по частоте (ПСЧ) с цифровым сообщением, передаваемым в виде частотной

15 телеграфии (ЧТ), белого гауссовского шума и узкополосных помех. Блок 2 полосовых фильтров (БПФ) разделяет рабо чий диапазон частот на отдельные кана лы по количеству рабочих частот N.

20 На выходе блока 3 квадратичных детекторов (БКД) формируются сигналы, по величине равные мощности аддитивных смесей сигнала, шума и помех в каждом канале. Возможны следующие комбинации

второй блоки 5 и 6 накопителей, поро- 25 смесей: шум; шум + сигнал; шум+сиг-т

говый блок 7, сумматор 8, блок 9 автоматической регулировки усиления, второй коммутатор 10, блок 11 принятия решения, декодер 12, блок 13 вычисления ошибки синхронизации, управляе- мьш.тактовый генератор 14, формирова- тель 15 коротких импульсов, блок 16 добавления - вычитания импульсов, блок 17 автоматической регулировки порогов, состоящий из блока 18 выбора минимального сигнала и блока 19 оценки уровня шума.

Блоки 5 и 6 накопителей содержат (фиг. 2) первый и второй сумматоры 20 и 21, усилитель 22 с регулируемым коэффициентом усиления и регистр 23 памяти. Блок -9 автоматической регулировки усиления содержит (фиг. 3) первый и второй ключи 24 и 25, счетчик 26, инвертор 27 и блок 28 сравнения. Блок 13 вычисления ошибки синхронизации содержит (фиг. 4) распределитель 29, умножитель 30, первый, второй и третий сумматоры 31-33 и делитель . 34. Блок 1 выбора максимального сигнала содержит (фиг. 5) первый, второй и третий блоки 35-37 памяти, счетчик 38 и блок 39 сравнения. Блок 18 выбора минимального сигнала содержит (фиг. 6) первый и второй блоки 40 и 41 памяти и блок 42 сравнения. Блок 19 оценки уровня шума содержит (фиг.7 счетчик 43, первый, второй и третий сумматоры 44-46 и первый и второй умножители 47 и 48. Блок 11 принятия решения содержит (фиг. 8) первый и второй сумматоры 49 и 50, первый и второй квадраторы 51 и 52 и блок 53 сравнения.

Приемник работает следующим образом.

На вход приемника многочастотных

сигналов (фиг. 1) поступает аддитивная смесь сигнала, спектр которого расширен псевдослучайньми скачками по частоте (ПСЧ) с цифровым сообщением, передаваемым в виде частотной

телеграфии (ЧТ), белого гауссовского шума и узкополосных помех. Блок 2 полосовых фильтров (БПФ) разделяет рабочий диапазон частот на отдельные каналы по количеству рабочих частот N.

На выходе блока 3 квадратичных детекторов (БКД) формируются сигналы, по величине равные мощности аддитивных смесей сигнала, шума и помех в каждом канале. Возможны следующие комбинации

нал + помеха.Структура сигнала предполагает изменение частоты от символа ЧТ к символу, поэтому, расположив фильтры в блоке 2 в порядке следования частот, добиваются того, что сигнал последовательно переходит из фильтра в фильтр в порядке их расположения.С выхода блока 3 отсчеты мощностей сигналов поступают на вход первого коммутатора 4, который переключается с частотой следования символов ЧТ. Допустим, что сигнал в начальный момент времени передается на частоте, соответствующей i-му фильтру. На следующем такте сигнал появляется в (i+1)- ом фильтре, а первый коммутатор 4 соединяет выход (1+1)-го фильтра со своим i-ым выходом. Таким образом, первый коммутатор, переключая на каждом такте выходы всех фильтров с одних своих выходов на другие, подключает фильтры, в которых появляется сигнал, к одному и тому же своему i-му выходу, на котором он появляется в начальный момент времени. Допустим, что в одном из каналов, например в J-OM присутствует узкополосная помеха. Вследствие движения первого, коммутатора 4 помеха перемещается от

одного выхода к другому, т.е. расщепляется по спектру, в то время, как сигнал, находясь постоянно на одном и том же выходе первого комму- татора-4, сворачивается по спектру.

313671

Таким образом, на выходе первого коммутатора формируются свертка сигнала и расщепленные по спектру помехи. Выходы первого коммутатора 4 подключет ны к входам второго блока 6 накопителей, где осуществляется накопление с усреднением мощностей процессов на каждом из выходов первого коммутатора 4. Усреднение производится по рекур- ю сивному алгоритму

р, + -Lfp. р.А)

р,„ i

(1)

р

а остальных

1 р 1 у р. + р

Пг Nf V где Р , Р - мощности процессов на выходе первого коммутатора на i-OM и (i+1)-OM тактах соответственно;

Р., РД - средние значения мощ- ностей процессов на L-OM и (i+1)-oM такта соответственно.

Из текущего значения мощности в первом сумматоре 20 второго блока 6 накопителей вычитается предыдущее ус редненное значение мощности процесса (фиг. 2). Полученная разность умножается на коэффициент I/P в усилителе 22 и складывается во втором сумматоре 21 с предыдущим значением средн ей мощности, процесса в данном канале Е..

Полученное новое значение средней мощности Р/ записывается в регистр 23 памяти вместо предыдущего среднего Р. Таким образом, в каждом из N регистров 23 памяти второго блока 6 накопителей хранится текущее и среднее значения мощности процесса. При нали чии в К частотных каналах помех с мощностями Рл, где j -номер канала, аддитивного шума мощностью Рщ в каждом из N каналов и полезного сигнала ПСЧ мощностью Р в i-OM канале, со- держимое i-ro накопителя равно

л

зА Р + р +-Тр. (2)

с с. ш N Т V /

(3)

Одновременно для анализа ситуации выходы блока 3 квадратичных детекторов подключены к входам первого блока 5 55 накопителей, построенного аналогично . второму блоку 6 накопителей. Но в первом блоке 5 накопителей помехи не расщепляются, если они узкополосные.

70

а сигнал ПСЧ сканирует по накопителям в порядке их расположения последовательно. Поэтому содержимое регистра 23 памяти первого блока 5 накопителей, в которых есть помехи, равно

Р р. + л р + р

J / N «

(4)

а в остальных соответственно

- Р + Р N «

(5)

Просуммировав левую и правую части выражения (4) по j от 1 до К, прлучим

р„. Лр..к(Р,.1р,). (6)

На основании (3), (5) и (6) можно записать, что ч

1 Р.. - КР РШ р. - (7)

Из (7) видно, что по содержимому первого и второго блоков 5 и 6 накопителей однозначно определяется мощность шума. Если мощность сигнала во всех частотных каналах равна, то вычисления можно упростить, определив Р из (2) и (3) как

Р Р - Р ее nj

(8)

Тогда

Р р J. Р

и ш

(9)

о, о 5

0

5

В этом случае из (4) можно определить мощность каждой помехи. Выход первого блока 5 накопителей подключен к входу порогового блока 7, на выход которого подключаются регистры памяти, содержимое которых превышает порог, т.е. те, в которых присутствуют узкополосные помехи. С выхода порогового блока 7 эти значения поступают на первый вход блока 17 автоматической регулировки порогов, на втдрой вход которого поступают значения с выхода второго блока 6 накопителей, а на третий вход - с выхода первого блока 5 накопителей. Блок 17 содержит (фиг. 1) блок 18 выбора минимального сигнала, в котором формируется значение Р, а также блок 19 оценки уровня шума, формирующий значение . По

сигналу управления с синхронизирующего входа в первый и второй блоки 40 и 41 памяти блока 18 (фиг. 6) записываются одновременно величины из двух соседних регистров памяти первого блока 5 накопителей (фиг, 1). Они сравниваются в блоке 42 сравнения (фиг. 6), и меньшая из них по сигналу управления с блока 42 сравнения записывается во второй блок 41 памяти. Затем в первый блок 40 памяти по сигналу управлен.ия с синхронизиру26 через его реверсивный вход, или второй ключ 25 через инвертор 27 на увеличение содержимого счетчика 26 через чего прямой вход в зависимости от знака разности на выходе сумматора блока 28 сравнения. Кроме того, в начале работы блок 9 (фиг. 1) обеспечивает линейный спад коэффициента усиления от 1 до ,. На второй вход блока 9 подается синхросигнал в виде последовательности импульсов с частотой следования символов ЧТ. Выход блока 9 подключен к управляющим входам

ющего входа поступает новое значение со следующего регистра памяти, и, ее- t5 первого и второго блоков 5 и 6 накопили оно меньше хранящегося во втором . телей (фиг. 1). Выходы второго блока блоке 41 памяти, то им заменяется со- 6 накопителей подключены к входам бло- держимое второго блока 41 памяти и

ка 1 выбора максимального сигнала, функциональная схема которого представлена на фиг. 5. По импульсу опроса с синхронизирующего входа в первый и второй блоки 35 и 36 памяти записываются значения с двух соседних выходов второго блока 6 накопителей. Эти значения сравниваются в блоке 39 сравнения. Если содержимое второго блока 36 памяти больше содержимого первого блока 35 памяти, на выходе блока 39 сравнения формируется импульс,

т.д. После проверки всех регистров памяти первого блока 5 накопителей во втором блоке 41 памяти остается минимальное значение, равное Р, Это значение поступает на третий вход блока 19 оценки уровня шума, струк- турная схема которого представлена на фиг. 7. На первый вход блока 19 с выхода порогового блока 7 (фиг.7) поступают значения Р„. , которые после накопления в первом сумматоре 44 образуют значение „. . Одновременно

о

в счетчике 43 формируется число К, равное количеству значений, по тупа- ющих на вход первого сумматора 44. В первом умножителе 47 формируется значение КР . Во втором сумматоре 45

к.

формируется разность Z. РП ш °

. if втором умножителе 48 полученная разность умножается на 1/N, где N - количество рабочих частот. В третьем сумматоре 46 полученное во втором умножителе 48 значение вычитается из величины Р„ , поступившей с второго входа блока 19. Таким образом на выходе блока 19 получаем величину уровня шума Р . Сигнал с выхода блока 17 (фиг. 1) поступает на вход порогового

блока 7 для управления порогом, а так gg росигнала так, что первый и второй

же на первый вход блока 9 автоматической регулировки усиления. Функциональная схема блока 9 представлена на фиг. 3. При появлении разности на выходе блока 28 сравнения (фиг. 3) между содержимым счетчика 26 и значением Рц,, поступающим на первый вход блока 9, открывается или первый ключ 24 на уменьшение содержимого счетчика

коммутаторы 4 и 10 устанавливаются в положение, при котором сигнал под ключается к центральному выходу пер вого коммутатора 4, а на выход втор сс го коммутатора 10 поступает оценка ситуации на текущей частоте: если н текущей частоте помехи нет, то на в рой вход блока 11 принятия решения поступает значение f, при наличии

26 через его реверсивный вход, или второй ключ 25 через инвертор 27 на увеличение содержимого счетчика 26 через чего прямой вход в зависимости от знака разности на выходе сумматора блока 28 сравнения. Кроме того, в начале работы блок 9 (фиг. 1) обеспечивает линейный спад коэффициента усиления от 1 до ,. На второй вход блока 9 подается синхросигнал в виде последовательности импульсов с частотой следования символов ЧТ. Выход блока 9 подключен к управляющим входам

первого и второго блоков 5 и 6 накопителей (фиг. 1). Выходы второго блока 6 накопителей подключены к входам бло-

5 первого и второго блоков 5 и 6 накопителей (фиг. 1). Выходы второго блока 6 накопителей подключены к входам бло-

0

5

ка 1 выбора максимального сигнала, функциональная схема которого представлена на фиг. 5. По импульсу опроса с синхронизирующего входа в первый и второй блоки 35 и 36 памяти записываются значения с двух соседних выходов второго блока 6 накопителей. Эти значения сравниваются в блоке 39 сравнения. Если содержимое второго блока 36 памяти больше содержимого первого блока 35 памяти, на выходе блока 39 сравнения формируется импульс,

0 разрешающий перепись содержимого второго блока 36 памяти в первый блок 35 памяти и содержимого счетчика 38 в третий блок 37 памяти. После опроса всех выходов второго блока 6 накопи2g телей в третьем блоке 37 памяти оказывается записанным номер выхода второго блока 6 накопителей, сигнал на котором максимален. Это число 1 поступает на вход сумматора 8 (фиг.1),

40 который формирует значение разности (N-1), показывающее, на сколько тактов необходимо сдвинуть первый коммутатор 4, чтобы сигнал появляйся на его центральном выходе, который под45 ключен к первому входу блока 11 принятия решения. Сигнал с выхода сумматора 8 подается на управляющий вход блока 16 добавления - вычитания, который изменяет тактовую частоту синхросигнала так, что первый и второй

коммутаторы 4 и 10 устанавливаются в положение, при котором сигнал подключается к центральному выходу первого коммутатора 4, а на выход второ- го коммутатора 10 поступает оценка ситуации на текущей частоте: если на текущей частоте помехи нет, то на второй вход блока 11 принятия решения поступает значение f, при наличии

71

помехи - Р„. . После установки первого и второго коммутаторов 4 и 10, т. отработки грубой ошибки синхронизации, центральная ячейка регистра памти второго блока 6 накопителей, две соседние с ней ячейки памяти со зна чением Р подключаются к входу блока 13 вычисления ошибки синхронизации. Ошибка синхронизации в блоке 13 оценивается по формуле

-. (о)

рл +Р + р зрА.

с « -( 2.

где Р и Р - значения, накопленные в соседних справа и слева ячейках второго блока 6 накопителей, сГ - относительная ошибка

по задержке.

Функциональная схема блока 13 представлена на фиг, 4. На вход блока 13 с выхода второго блока 6 нако пителей (фиг. 1) поступгдот четыре

значения Р, Р , Р , Р„ , причем через распределитель 29 (фиг. 4) значения Р и Р поступают на первый сумматор 31, Р , Р ,, Р - на второй сумматор 32, а Р - на вход ножителя 30. Выходы второго суммато- ра 32 и умножителя 30 подключены к входам третьего -сумматора 33, на выходе которого формируется значение Р + Р + Р ЗРп . Выходы первого и третьего сумматоров 31 и 33 подклю- чены к входам делителя 34, выход которого подключен к выходу блока 13. Значение ошибки синхронизации сГ с выхода блока 13 поступает на управляющий вход управляемого тактового ге- нератора 14 (фиг, 1), с выхода которого синхросигнал через формирователь 15 коротких импульсов и блок 16 поступает на управляющие входы первого и второго коммутаторов 4 и 10, блок 9, блок 1 выбора максимального сигнала и блок 18 выбора минимального сигнала. Выходы первого и второго коммутаторов 4 и 10 подключены соответственно к первому и второму входам бло- ка 11 принятия решения. Функциональная схема блока 11 принятия решения представлена на фиг. 8. На первый вход блока 11 поступают два значения с выходов первого коммутатора 4, со- ответствующие текущим значениям единичной и нулевой частот. На вто-- рой вход блока 11 принятия решения по ступают значения из ячеек памяти пер

8

вого блока накопителей (фиг. 1), соответствующих едршичной и нулевой частотам. Решение о передаваемом ciiM воле принимается по максимальному отклонению значения на первом входе от соответствующего значения на втором входе блока 11 (фиг. 8). В первом и втором сумматорах 49 и 50 формируются две разности. Полученные разности возводятся в квадрат в первом и втором квадраторах 51 и 52, и значения на выходах первого и второго квадраторов 51 и 52 сравниваются в блоке 53 сравнения. На выходе блока 11 принятия решения формируется переданное цифровое сообщение, которое поступает на вход декодера 12, где декодируется и подается на выход приемника многочастотных сигналов.

Формула Изобретения

регулировки порогов, к вторым входам которогб подключены выходы порогового блока, сигнальные входы которого соединены с выходами первого блока накопителей, к управляющим входам которого подключены выходы блока автоматической регулировки усиления, с третьими входами блока автоматической регулировки порогов, выходы которого подключены к сигнальным входам блока автоматической регулировки усиления, и с сигнальными входами второго коммутатора, выходы которого подключены к первым входам блока принятия решения, к вторым входам которого подключены выходы первого коммутатора, yп- равляющий вход которого соединен с синхронизирующим входом блока выбора

максимального сигнала, с выходом бло-20 сумматора, умножитель, делитель и

ка добавления-вычитания импульсов, с управляющим входом блока автоматической регулировки усиления, с синхронизирующим входом блока автоматической регулировки порогов и с управляющим входом второго коммутатора, причем выходы блока квадратичных детекторов и блока автоматической регулировки усиления соединены соответственно с сигнальными входами первого коммутатора и с управляющими входами второго блока накопителей.

ды которого являются сигнальными вхо- 40 блока памяти, счетчик и блок сравне- дами блока накопителей, и к одним ния, выход которого соединен суправлявходам второго сумматора, другие входы и выходы которого соединены соответственно с выходами усилителя с регулируемым коэффициентом усиления, к сигнальным входам которого подключены выходы первого сумматора, и с входами регистра памяти, которые являются выходами .блока накопителей, управляющими входами которого являются управляющие входы усилителя с регулируемым коэффициентом усиления.

ним входам блока сравнения, выход которого соединен с управляющим входом первого ключа, выход которого подключен к реверсивному входу счетчика, и с входом инвертора, выход которого подключен к управляющему входу второго ключа, сигнальный вход и выход которого соединены соответственно с

сигнальным входом первого ключа, который является управляющим входом блока автоматической регулировки усиления, и с прямым входом счетчика, а другие входы блока сравнения являются сигнальными входами блока автоматической регулировки усиления.

распределитель, одни выходы которого подключены к входам первого и второго сумматоров,выходы которых соединены соответственно с одними входами

25 делителя, выходы которого являются выходами блока вычисления ошибки син- хронизации, с одними входами третьего сумматора, другие входы и выходы которого соединены соответственно с

30 выходами умножителя, к входам которого подключены другие выходы- распределителя, и с-другими входами делителя, а входы распределителя являются сигнальными входами блока вычисления

3g ошибки синхронизации.

а ющими входами первого блока памяти, к сигнальным входам которого подключены выходы второго блока памяти, и

третьего блока памяти, k сигнальньм входам которого подключены выходы счетчика, вход которого соединен с управляющим входом второго блока памяти и является синхронизирующим входом блока выбора максимального сигнала, сигнальными входами которого являются сигнальные входы второго блока памяти, выходы которого подключены к одним входам блока сравнения, другие входы которого соединены с выходами первого блока.памяти, а выходы третьего блока памяти являются выходами блока выбора максимального сигнала.

Ял,

ff6/X.

Фиг.2

Фиъ.З

Синкр.вк.

fix.

гСинхр, вх.

40

ФигМ

N

ч

t-

Фиг. 5

Вм.

Фиг. 6

flA.f

5л.;

5Л.5

5x2

47

.

Фиъ.1