Устройство для сопряжения магистрали приборного интерфейса с магистралью микро-ЭВМ Советский патент 1988 года по МПК G06F13/10 

00 00 00

ел

Изобретение относится к автоматике и вычислительной технике, может быть использовано для сопряжения электронно-вычислительных машин, имеющих системный микропроцессорный интерфейс со стандартной мaгиctpaлью приборного интерфейса с бит-параллельным, байт-последовательным обменом инфорвого и второго формирователей 30-32 импульсов, регистра 33 вектора прерывания, второго элемента ИЛИ 34.

Селектор 16 осуществляет выбор устройства при обращении к нему со стороны микропроцессорной магистрали.

Регистр 17 служит для промежуточного хранения и пересылки информа

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для сопряжения ЭВМ, имеющих системный микропроцессорный интерфейс, со стандарттной магистралью приборного интерфейса с бит-параллельным, байт-последовательным обменом информацией. Целью изобретения является повьппение быстродействия обмена информацией между магистралью Микро-ЭВМ и магистралью приборного интерфейса. Устройство содержит селектор адреса, регистр ввода-вывода, регистр состояний, блок дешифрации интерфесных команд, адресов и функций, блок синхронизации обмена информацией, связанный с шиной синхронизации приборного интерфейса и с шиной управления магистралью микро-ЭВМ. Блок синхронизации обмена информацией состоит из двух шифраторов, двух элементов И, триггера, регистра вектора прерываний, двух элементов задержки и двух элементов ИЛИ. При обмене информацией блок синхронизации обмена генерирует запросы прерывания с вектором прерывания, который соответствует либо режиму вьщачи информации, либо режиму приема. 4 ил., 2 табл. с (Л

мацией согласно ГОСТ 26.003-80 (между д Цчи между микропроцессорной магис-.

15

народный аналог lEC 625.1), и может быть применено как для связи центрального процессора с приборами и оборудованием в автоматизированных системах научных исследований, так и в системах управления технологическими процессами.

Цель изобретения - повьпление быстродействия обмена информацией.

На фиг.1 представлена блок-схема 20 устройства; на фиг.2 - функциональная схема блока синхронизации обмена; на фиг.З - временная диаграмма работы устройства в режиме приема информации; на фиг.4 - временная диаграмма работы устройства в режиме передачи информации.

Кроме того, приводятся табл. 1 истинности первого шифратора интерфейсной функции синхронизации приема (АН) и табл. 2 истинности второго шифратора интерфейсной функции синхронизации передачи (SH).

Устройство (фиг.1) содержит шину 1 адресов, шину 2 данных, линию 3 Чтение (периферии), линию 4 Запись (в периферию), линию 5 Запрос претрапью и магистралью приборного интерфейса. Регистр 18 предназначен для фиксации информации о готовности приборного интерфейса в режиме программного обмена информацией. Блок 20 предназначен для обеспечения синхронизации обмена информацией по прерываниям. Блок 19 реализует интерфейсные функции: источник, приемник, контроллер, запрос на обслуживание.

Устройство работает следующим образом.

В режиме приема данных инициализация обмена идет с приборного интер- 25 фейса. Блок 19 принимает с шины 5 данных собственный адрес на приеме и на выходе (линия 14) появляется сигнал Активизация приема.

Исходно высокий уровень сигнала 30 сопровождения данных (линия 10) и низкий уровень сигнала активизации приема (линия 14) определяют исходное состояние функции синхронизации приема блока 20, при котором на линиях 11 (Готов к приему) и 12 (Данные приняты) высокие логические уровни. Данные для обмена поступают с шины 6 данных в регистр 17 и сопровождаются низким уровнем сигнала сопровож- Очистка интерфейса, линию 9 Запрос 40 дения данных. Низкие уровни сигналов

35

рывания магистрали микроЭВМ, шину 6 данных, линию 7 Управление, линию 8

на обслуживание, линию 10 Сопровождение данных,- линию 1 1 Готов к приему, линию 12 Данные приняты магистрали приборного интерфейса, линию

13сигнала Адрес устройства, линию

14сигнала Активизация приема, линию 15 сигнала Активизация передачи, селектор 16 адреса, регистр 17 ввода-вывода, регистр 18 состояний, блок 19 дешифрации интерфейсных команд адресов и функций и блок 20 синхронизации обмена информацией, который состоит из элементов И 21 и 22, формирователя 23 одиночного импульса, первого шифратора 24 (табл. 1), первого элемента 25 задержки, первого элемента ИЛИ 26, триггера 27, вто- рог о шифратора 28 (табл. 2), второго элемента 29 задержки, третьего, перв линиях 10 и 14 переводят функцию синхронизации приема в состояние приема данных - низкий уровень на пятом выходе шифратора 24. При этом на

линиях 11 и 12 устанавливаются низкие логические уровни. Сигнал состояния приема данных инициирует выставление запроса прерьгеания на линию 5 микропроцессорной магистрали. МикроЭВМ

распознает запрос, считывает вектор прерывания с регистра 33 и считывает данные из регистра 17. При этом из сигналов в линиях 13 и 4 элемент И 21 и формирователь 23 формируют импульс

готовности принятия следующего байта, который переводит интерфейсную функцию синхронизации приема в следующее состояние, характеризующееся низким уровнем на линии 11 и высоким на ли1368885

НИИ 12. После этого источник информации снимает сигнал в линии 10 и функция синхронизации приема переходит в состояние ожидания приема следующего байта - высокий уровень на линии 11 и низкий на линии 12. На этом процесс синхронизации приема байта заканчивается.

Процесс синхронизации при приеме интерфейсных команд и адресов отличается только тем, что активизация блока 20 происходит сигналом в линии 7 управления, а принятый с шины 6 байт

Формула

4 изо

бретения

10

соединены соответственно с линиями Сопровождение данных, Данные приняты и Готов к приему магистрали 40 приборного интерфейса, отличающееся тем, что, с целью повышения быстродействия обмена информацией, в устройство введен блок синхронизации обмена информацией, содер- 45 жащий триггер, два элемента И, два элемента ИЛИ, два элемента задержки, два шифратора, формирователь одиночного импульса, регистр вектора прерывания и три формирователя импульсов, 50 причем первый вход первого шифратора соединен через формирователь одинрч- ного импульса с вькодом первого элемента И, первым входом соединенного с выходом селектора адреса и первым дачи в состояние ожидания нового цик- 55 входом второго элемента И, выход кола и сигналом с четвертого ,выхода торого подключен к установочному вхо- шифратора 28 сбрасывается тригтер 27. ду триггера, первый выход первого На этом цикл синхронизации передачи шифратора соединен через первый эле- байта заканчивается.мент задержки с первым инверсным вхоэлементом 25 задержки, при этом запроса на прерывание не поступает.

В режиме вьщачи данных блок 1У принимает с шины 6 собственный адрес источника и на его выходе появляется сигнал активизация передачи (линия 15).

Исходно высокие уровни на линиях 11 и 12 и низкий на линии 15 (отсутствие активизации г1ередачи) определяют высокий уровень на линии 10 Сопровождение данных.

Сигнал в линии 15 переводит функцию синхронизации передачи блока 20 в состояние Генерация (низкий уровень на третьем выходе шифратора 28).

ет из регистра 33 вектор прерывания и переходит к программе выдачи байта данных. Выдаваемый байт записывается в регистр 17 ввода-вывода, при этом сигналами в линиях 13 и 3 Запись взводится триггер 27, низкий уровень на выходе которого сигнализирует интерфейсной функции синхронизации передачи о том, что имеется новый байт и функция синхронизации передачи при наличии готовности приемников (высокий уровень на линии 11) через время выдержки данных, определяемое элементом 29 задержки переходит в состояние Передача (низкий уровень на линии 10 сопровождения данных). Высокий уровень сигнала в линии 12 переводит функцию синхронизации пере

ормула

4 изо

бретения

дом первого элемента ИЛИ, второй инверсный вход которого соединен с вторым выходом первого шифратора, третий и четвертый выходы которого подключены соответственно, через первый и второй формирователи импульсов к первому и второму входам второго шифратора и

линиям Готов к приему и Данные

данных магистрали приборного интерфейса, выходы первого элемента ИЛИ и триггера соединен соответственно с третьими входами первого и второго шифраторов, четвертые входы которЬгх соединены соответственно с вторым и первым входами блока дешифрации интерфейсных команд, адресов и функций.

принять приборного интерфейса, пятьш Ю ™ .° первого и второго шифвыход первого шифратора соединен с первым информационным входом регистра вектора прерывания и первым инверсным входом второго элемента ИЛИ, выходы которых подключены соответственно к шине данных и линии Запрос прерывания магистрали микроЭВМ, первый выход второго шифратора соединен с входом второго элемента задержки, а второй выход - через третий формирователь импульсов с вторым входом первого шифратора и линией Сопровождение

данных магистрали приборного интерфейса, выходы первого элемента ИЛИ и триггера соединен соответственно с третьими входами первого и второго шифраторов, четвертые входы которЬгх соединены соответственно с вторым и первым входами блока дешифрации интерфейсных команд, адресов и функций.

раторов соединены соответственно с линией Управление приборной магистрали и выходом второго элемента задержки, третий выход второго шифратора соединен с вторым информационным

входом регистра вектора прерывания и вторым инверсным входом элемента ИЛИ, четвертый выход шифратора подключен к входу сброса триггера, вторые входы первого и второго элементов И соединены соответственно с линиями Запись и Чтение магистрали

микроэвм,

I

Таблица 1

Таблица2

Фиг. 2

х-1

X

Vk

fK.3

X

Vk

fK.3

ло

Лин.Ю

(т)

ЛинЛ (NKFH)

Лин.12 ШАС) ВмК.г

глвн;

ВыхЛ1 (SGNSj Вш.Г92

fs v/vs;

JJUH.3

5v«;

Лин. 5

(т}

XZ

ФигЛ