Устройство для управления @ -фазным шаговым двигателем с дроблением шага Советский патент 1988 года по МПК H02P8/22 

3.7

J./TJ

Изобретение относится к электротехнике. Цель изобретения - упрощение устройства для управления tn-фаз- ным шаговым двигателем путем уменьшения емкости постоянных запоминающих устройств. Устройство управления содержит m одноразрядных постоянных запоминающих устройств (ПЗУ) 1.1-1.т, к выходам которых подключены усилители 2.1-2.т мощности, коммутирующие обмотки 3.1-З.т двигателя. К входам ПЗУ 1.1-1.т подключены реверсивный 4 и нереверсивный 5 счетчики. К последнему подключены дешифратор 6 и делитель 7 с переменным коэффициентом деления. С целью снижения требуемой емкости ПЗУ 1.1-1.т информация о токе через обмотки 3.1-З.т двигателя записывается в ПЗУ 1.1-l.m в двоичном коде, а при считывании информации каждая ячейка памяти подключается к выходу ПЗУ 1.1-1.т на время, пропорциональное весу того разряда в двоичном коде, который представляет данная ячейка. 2 ил. f (Л

со vj ND СЛ

СХ)

Изобретение относится к управлению электрическими машинами и может быть использовано в прецизионном шаговом электроприводе.

Цель изобретения - упрощение путем уменьшения емкости постоянных запоминающих устройств.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - времен- ные диаграммы, поясняющие работу схемы.

Устройство содержит (фиг. 1) одноразрядные постоянные запоминающие устройства (ПЗУ) 1.1-1.т по числу ка- налов усилителя мощности, ключевые усилители 2.1-2.П мощности, соединенные с фазами 3.1-3.m двигателя,реверсивный двоичный счетчик 4, нереверсивный двоичный счетчик 5, делитель 6 частоты с переменным коэффициентом деления, выход которого соединен с тактовым входом нереверсивного счетчика 5, дещифратор 7, выходы которого соединены с входами установки коэффициента деления делителя 6 частоты, а входы - с выходами нереверсивного счетчика 5. Выходом делитель 6 с переменным коэффициентом деления соединен со своим входом установки в исходное состояние, а тактовым входом соединен с шиной высокочастотных импульсов тактирования (Т). Тактовый вход реверсивного счетчика 4 соединен с шиной низкочастотных импульсов тактирования (Т(). Вход задания направления пересчета реверсивного двоичного счетчика 4 соединен с шиной реверсирования (задания направления вращения) двигателя Реверс, а его вход обнуления подключен к шине установки в исходное нулевое состояние Уст О.

Устройство работает следующим образом.

В первоначальном состоянии на шин Уст О устройства подается сигнал установки в исходное состояние. При этом счетчики 4 и 5 (фиг. 1) устанавливаются в нулевое исходное состояние и через внутренние дешифраторы строк запоминающих устройств 1.1-1.т выбираются первые строки их матриц, В соответствии с требуемым направлением вращения двигателя к шине Реверс прикладывается единичный или нулевой уровни потенциалов.

С шины Т. поступают высокочастотные импульсы на тактовый вход дели

5

0

5

0

5

0

5

теля 6 частоты, а с выхода последнего - на вход нереверсивного счетчика 5. Поскольку выходы разрядов нереверсивного счетчика 5 подсоединены к входам ПЗУ, то к выходам ПЗУ будут подключены первые ячейки памяти первых строк матриц. Так как к выходам разрядов подключены также входы дешифратора 7, то на всех его входах будут нули и, следовательно, единица появится на его первом выходе, которая в свою очередь приложится к первому входу установки коэффициента деления. В этом случае коэффициент деления делителя 6 равен единице, и первый тактовый импульс с шины Tg приведет к появлению единицы на выходе делителя 6 частоты, но так как выход делителя 6 частоты соединен с его входом установки в исходное состояние, то последний установится в исходное состояние. Короткий импульс на выходе делителя 6 частоты, прикладываясь к входу нереверсивного счетчика 5, вызовет смену его состояния, и на выходе его младшего разряда появится единица. К выходам ПЗУ. 1.1-1.m подключаются вторые ячейки памяти первых строк матриц, а у дешифратора 7 единица появится на его втором эыходе, которая приложится к второму входу установки коэффициента деления делителя 6 частоты. В этом случае его коэффициент деления равен двум. Следовательно импульс на выходе делителя 6 появится только после прихода второго тактового импульса, считая с момента его последней установки в исходное состояние. После появления второго импульса на входе нереверсивного счетчика 5 к выходам ПЗУ 1.1-1.т подключатся третьи ячейки памяти первых строк матриц, а у дешифратора 7 единица появится на- его третьем входе, это означает, что коэффициент деления делителя 6 частоты равен четырем. Следовательно, следующий импульс на выходе делителя 6 появится после прихода четвертого тактового импульса, считая с момента его последней установки в исходное состояние.

Таким образом, первые ячейки памяти строк матриц ПЗУ подключаются к их выходам в течение одного тактового интервала, вторые ячейки - в течение двух тактовых интервалов,третьи ячейки - в течение четырех тактовых

интервалов, к-е ячейки - в течение 2 тактовых интервалов. После того, как нереверсивный счетчик 5 достигнет своего максимального значения, а затем сбросится в исходное состояние, процесс повторится вновь. Если в строке матрицы длиной 1 ячеек памяти записано число А, то средний ток 1(.р, протекающий через обмотку шагового двигателя, равен

Р R , . 2

05 АЛ

где Е - напряжение источника питания;R - сопротивление обмотки ша06 м

гового двигателя. Поскольку А может изменяться от

л

О до 2 , то и ток через обмотку може

изменяться от О до

Кп R

, Следоваобм

тельно, имея 1 ячеек в строке, мы можем записать два различных значения тока через обмотку или реализовать коэффициент дробления, равный 2 . После того, как придет низкочастотны тактовый импульс по шине Т„ на тактовый вход реверсивного счетчика 4, на выходе его младшего разряда появится единица, и к выходам ПЗУ 1,1-1.т подключаются вторые строки матриц, в которых записаны новые значения токов через обмотки 3.1-З.т шагового двигателя .

В ПЗУ 1.1-1.т могут быть записаны любые законы изменения токов в обмотках шагового двигателя. Один из можных вариантов показан на фиг. 2, где для простоты коэффициент дробления равен четырем для четырехфазного шагового двигателя с фазами Ф1, Ф2, ФЗ, Ф4.

Преимуществом предлагаемого устройства является значительно меньший по сравнению с известным объем памя- ти ПЗУ. Это достигается за счет того что информапия о токе через обмотку двигателя записывается в двоичном коде, а при считывании информации каждая ячейка памяти подключается к вы- ходу ПЗУ на время,пропорциональное весу того разряда в двоичном коде, который представляет данная ячейка. Требуемая емкость ПЗУ для предлагаемого устройства определяется по фер- муле

f ( с,. Г1+ ) Е 2 1

Q

5

0

0

5

5

где п - реализуемый коэффициент дробления ;

m - число фаз двигателя;

Е - требуемая емкость ПЗУ. Подставив значения m 4 и п 256, получим

Е . 2 8192 бит, .

что в 32 раза меньше, чем для известного устройства. Введенные дешифратор и делитель частоты с переменным коэффициентом деления выпускаются в вид ё готовых к применению микросхем.

Снижение емкости ПЗУ позволит снизить стоимость устройства и повысить его надежность, при этом значительно сокращается время, необходимое для записи информации в ПЗУ, сократится процент брака, поскольку вероятность ошибки при записи увеличивается пропорционально -объему записываемой информации.

Учитывая, что известные ПЗУ имеют ограниченный объем памяти применение предлагаемого устройства позволит увеличить максимально достижимый коэффициент дробления шага двигателя. Так например, в известном ПЗУ на 8192 бита позволяют добиться максимального коэффициента дробления шага для четырехфазно го двигателя только 32, а для предлагаемого - 256,следовательно в восемь раз увеличится точность позиционирования.

Формула изобретения

Устройство для управления т-фазным шаговым двигателем с дроблением шага, содержащее m усилителей мощности, подключенных выходами к обмоткам двигателя, шину установки в нулевое состояние, m одноразрядных постоянных запоминающих устройств,выходы которых подключены к входам усилит телей мощности, реверсивный и нереверсивный счетчики, подключенные выходами к соответствующим входам постоянных запоминающих устройств, тактовый вход реверсивного счетчика подключен к шине низкочастотных импульсов тактирования, а вход задания направления пересчета - к шине Реверс, отличающееся тем, что, с целью упрощения путем уменьшения емкости постоянных запоминающих устройств, в него введены делитель частоты с переменным коэффициентом деления и дешифратор, входы которого подключены к выходам нереверсивного счетчика, выходы - к входам установки коэффициента деления делителя частоты, тактовый вход

TB TH

п п п п п п п п п п п п п п п п

Фиг. 2

последнего подключен к шине высокочастотных тактовых импульсов, выход - к своему входу установки в исходное состояние и к тактовому входу нереверсивного счетчика, а входы установки нуля счетчиков соединены между собой и подключены к шине установки в нулевое состояние.