Способ управления стабилизированным выпрямителем с емкостным фильтром на выходе Советский патент 1988 года по МПК H02M7/12 

Изобретение относится к электро технике и может быть использовано для управления тиристорным стабилизированным выпрямителем с емкостным фильтром на выходе, применяемым в источниках электропитания автономных объектов и предназначенным для стабилизации уровня выходного напряжения при изменяющихся параметрах нагрузки.

Цель изобретения - улучшение качества стабилизации выходного напряжения выпрямителя в переходных режимах.

жительному полюсу 17 источника питания (+Uf,). На операционном усилителе 18 выполнен сумматор (поз.2, фнг.1), интегратор (поз.З, фиг.1) и ограничители (поз. 4 и 5, фиг.l). мирование эталонного напряжения стабилитрона 15 и отрицательного выходного напряжения выпрямителя (поз.13, фиг.U , подаваемого на клемму 19,осуществляется резисторами 20 и 21. Конденсатор 22, охватывающий обратной связью операционный усилитель 18,позволяет интегрировать сигнал разности

Изобретение относится к электротехнике и может быть использовано в источниках электропитания. Цель изобретения - улучшение качества стабилизации выходного напряжения выпрямителя в переходных режимах. Выпрямитель 12 через силовой фильтр подклкг- чен к сумматору 2. Входы интегратора 3 соединены с ограничителями 4 и 5, а выход подключен к сумматору 6. На входы сумматоров поступают сигналы с источников 1 и 7 эталонного напряжения. Введение ограничителей 4 и 5, источника 7, и интегратора 3 обеспечивает ускорение переходных процес

На фиг.1 приведена одна из возмож- 15 между эталонным и выходным напряженых структурных схем устройства,реализующего предпагаемьй способ; на фиг. 2 - принципиальная электрическая схема, поясняющая способ; на фиг. 3 - силовая схема управляемого выпрямителя с емкостным фильтром; на фиг. 4 - диаграммы, поясняющие спо- соб.

Устройство (фиг.1) содержит источник . 1 эталонного напряжения, выход которого через первый вход сумматора 2 подсоединен.к первому выходу интегратора 3. Второй и третий входы интегратора соединены с выходами ограничителей 4 и 5..Выход интегратора 3 через первый вход сумматора 6 подключен к первому входу блока 8 компараторов. Второй вход сумматора б соединен с выходом источника 7 эталонного напряже шя. Второй вход блока 8 компаратора соединен с блоком 9 генераторов опорного напряжения, который подключен к первичному источнику 10 питания. Выход блока 8 компараторов через блок 11 выходных каскадов .соединен с управляющим входом выпрямителя 12. Силовой вход выпрямителя 12 соединен с выходом первичного источника 10 питания. Выход выпрямителя 12 через силовой фильтр 13 подключен к нагрузке 14. Выход силового фильтра 13, кроме того, соединен с вторым входом сумматора 2.

Для схемотехнической реализации предлагаемого устройства (фиг.1) могут использоваться стандартные элементы устройств управления тиристор- Иыми преобразователями. Схема блоков 1-7 устройства управления выполнена на операционных усилителях. Источником этап-онного напряжения (поз.1, на фиг.1) является стабилитрон 15, подключенный через резистор 16 к поло-

0

5

5

ниями. Роль ограничителей напряжения (4 и 5 фиг.1) выполняют диода 23 и 24 и собственно усилитель 18. Источником второго эталонного напряжения (поз.7 фиг.1) является отрицательный полюс источника питания (-U,,), подключаемый через клемму 25 к входу сумматора (поз.6, фиг.1) который собран на усилителе 26 с помощью резисторов 27-29.

Блок 8 компараторов (фиг.1) представляет собой набор компараторов напряжения, выполненных на операционных усилителях. Число компараторов равно 0 числу вентилей выпрямителя (фиг.З). Блок 9 генераторов опорного напряжения представляет собой набор генераторов напряжения пилообразной формы, синхронизированных с напряжениями первичного источника 10 питания. Последний (фиг.1) представлен источником трехфазной ЭДС 30-32, последовательно с которыми включены индуктивности 33 - 35. Выпрямитель 12 (фиг.1) выполнен по трехфазной нулевой схеме на тиристорах 36 - -38. Силовой фильтр 13 (фиг.1) и нагрузка 14 (фиг.1) представляют собой параллельное соединение конденсатора 39 и резистора 40 нагрузки.

Способ осуществляют следующим образом.

Блок 9 генераторов опорного напряжения формирует задающие напряжения пилообразной формы, синхронизированные с напряжениями фаз питающей сети первичного источника 10 питания. Эти напряжения подаются на-первый вход блока 8 компараторов, на второй вход которого подается сигнал управления выпрямителем. В блоке компараторов сравниваются эти сигналы и в момент их равенства вырабатываются импульсы управления, которые поступают в блок

0

5

0

5

11 выходных каскадов, где происходит усиление импульсов по мощности. С блока 11 выходных каскадов импульсы поступают на управляющий вход выпрямителя 12, открывая соответствующие вентили. Выходное напряжение управляемого выпрямителя 12 сглаживается с помощью силового фил ьтра 13 и подается на нагрузку 14. Источник I эта- лонного напряжения формирует сигнал задания выходного напряжения, который поступает на первый вход сумматора 2, на второй вход которого поступает сигнал отрицательной обратной связи, пропорциональньй измеренному выходному напряжению выпрямителя 12. На выходе сумматора 2 формируется сигнал ошибки, пропорциональный отклонению выходного напряжения от заданного источником 1 эталонного напряжения значения.

Сигнал ошибки интегрируется интегратором 3. и поступает на один вход сумматора 6, на второй вход которого поступает второй эталонный сигнал с источника 7. При изменении нагрузки 14 изменяется вькодное напряжение выпрямителя 12 и фильтра 13, что приводит к изменению сигнала ошибки на выходе сумматора 2 и, как следствие, к изменению регулирующего выходного напряжения интегратора 3. При этом изменяется сигнал управления выпрямителем на выходе сумматора 6, кото- рьй поступает в блок компараторов и изменяет фазу импульсов управления тиристорами выпрямителя 12 так, что выходное напряжение фильтра 13 становится вновь равным эталонному напряжению источника 1.

Предлагаемый способ поясняется с помощью эпюр напряжений (фиг.4) и схемы силовых цепей.(фиг.3). Кондесатор 39 на выходе управляемого, вып- рямителя (фиг.З) выполняет роль силового фильтра и в то же время является источником противо-ЭДС Е для выпрямителя. От соотношения величин ЭДС сети и противо-ЭДС, создаваемой конденсатором, зависит возможный диапазон углов включения вентилей выпрямителя 12. Минимально возможный угол включения тиристора, связанного с фазой А (фиг.4), при постоянном значе

НИИ ЭДС ЕО совпадает с точкой пересечения ЖДС Е {J и ЭДС данной фазы на участке ее увеличения (точка -А .„ фиг.4), а максимально возможный угол

0

Q 5

5

0

5

0

0

5

включения тиристора совпадает с TOV кой пересечения ЖДС ЕО и ЭДС фазы на участке ее уменьшения (точка В, фиг.4). Опорные напряжения пилообразной формы блока 9 (фиг.1) синхронизированы с точками пересечения фазных ВДС первичного источника 10 (фиг.1), что определяет совпадение начала и конца прямого хода опорного сигнала для вентиля фазы А с точками С и D (фиг.4). Рабочий участок прямого хода опорного сигнала, соответствующий необходимому диапазону регулирования сигнала управления лежит между точками А и в (фиг.4) т.е. для регу- лирования фазы импульсов управления между минимальньш и максимальным углами управления необходимо и достаточно изменять сигнал управлений выпрямителем от уровня, соответствующего точке А (+U,,), до уровня,соответствующего точке B (-Uy),

Регулирование фазы импульсов в .. указанных пределах позволяет стабилизировать напряжение на выходе фильт- ра 13 при из менении нагрузки от номинальной (точка А ) до холостого хода (точка В О. Если не предусмотреть ограничение возможного диапазона изменения сигнала управления выпрямителем на уровнях +Uy и -U, соответствующих необходимым уровням сипна- ла управления выпрямителем в режимах его работы с максимальной и минимальной нагрузкой при стабильном выходном напряжении выпрямителя, то при набросах и сбросах нагрузга 14 возможно перерегулирование выходного напряжения интегратора 3, которое приводит к перерегулированию сигнала управления выпрямителя на входе блока компараторов выше и ниже уровней +и и -Uy соответственно. Это приводит к изменению углов управления вентилями в большем, чем необходимо, диапазоне, и к ухудшению качества стабилизации выходного напряжения выпрямителя с емкостным фильтром на выходе.

Для.улучшения качества стабилизации выходного напряжения выпрямителя производят измерение величин сигналов управления выпрямителем +ич( и -U- в режимах его работы с минимальной и максимальной нагрузкой, соответствующих точкам А и В . на кривой пилообразного напряжения, находят их среднее арифметическое

(Uj, ,фиг.4)5 формируют второй эталонный сигнал, пропорциональный вычисленному среднему арифметическому, который суммируют с регулирующим

выходным сигналом интегратора 3, в результате его на выходе сумматора 6 формируется сигнал управления выпpя штeлeм, Коэффициент суммирования сигналов сумматора 6 выбирают ю таютм, что при изменении выходного напряжения интеТратора 3 от -и„,„

О М

до .+и мс(к(. сигнал управления изменяется- в пределах от +Uy до -Цу (фиг.4).15

При изменении сигнала управления в указанных пределах на управляемый выпрямитель 12 подаются импульсы с таким фазовым сдвигом относительно ЭДС питающей сети, при котором воз- 20 можно включение вентилей во всем диапазона изменения нагрузок: от холостого хода до номинальной. Напряжение сигнала управления выпрямителем,фор- мируемое предлагаемому способом,ко- 25 торое поступает на вход блока компараторов, может изменяться в огра- 1шченном диапазоне: от уровня точки А до УРОВ1И точки в на кривой пилообразного

ных максимальному выходному напряжению усилителя 18, определяемому напряжениями источника питания и амплитудной характеристикой усилителя.При изменении выходного напряжения интегратора до максим.ально возможного напряжения усилителя 18 потенциал правой обкладки, конденсатора увеличиваться более не может. Если при этом ток через резистор 20 не равен току через резистор 21, что выполняется при неравенстве выходного напряжения выпрямителя эталонному сигналу стабилитрона 15, то конденсатор интегратора продолжает заряжаться и потенциал его левой обкладки начинает изменяться . При этом открывается один из диодов 23 и 24 и после этого напряжение на конденсаторе остается постоянным и равным

с мех КС где и

1и„

+, IU/

вых M«kc

и

Аиода

BMV маис - IAKOAMI ,

-максимальное напряжение усилителя 18;

-падение напряжения на диоде (23,24).

Коэффициент пропорциональности

35

напряжения, соответствую зО сумматора, выполненного на усилителе

26, обеспечивается соответствующим выбором резисторов 27 - 29. При изменении .напряжения выпрямителя, поступающего на клемму 19, происходит изменение выходного напряжения интегратора 18 и усилителя 26 только в определенном диапазоне, исключающем перерегулирование сигнала управления. При этом повышается качество стабили- зации выходного напряжения выпрямителя.

Таким образом, спосо б позволяет повысить качество стабилизации выходного напряжения управляемого выпрямителя с емкостным фильтром на выходе в переходных режимах.

щих минимальной и максимальной наг- . .рузкам выпрямителя. За счет уменьшения диапазона изменения сигнала управления до минимально необходимого исключается перерегулирование сигнала управления. При отсутствии ограничителей 4 и 5 напряжение управления могло бы изменяться в большем диапазоне, границы которого соответствовали бы точкам С и D на пилообразном напряжении, или даже превосходить его, что привело бы к допольштельному затягиванию переходных процессов и ухудшению качества стабилизации при работе выпрямителя в режимах частых сбросов и набросов нагрузки. Введение ограничителей 4 и 5, а также суммирование второго эталонного сигнала и регулирующего сигнала интегратора 3 с упомянутым коэффициентом пропорциональности позволяют улучшить качество стабилизации выходного напряжения выпрямителя.

На принципиальной схеме (фиг.2) роль ограничителей (4,5, фиг.1)- выполняют диоды 23 и 24 и усилитель 18. Ограничение выходного напряжения интегратора происходит на уровнях,рав40

45

50

55

Формулаизобре тения

Способ управления стабилизированным выпрямителем с емкостным фильтром на выходе, состояш;ий в том, что формируют опорные сигналы пилообразной формы, синхронизированные с напряжением фаз питающей сети, формируют сигнал управления выпрямителем, сравнивают его с опорными сигналами и в моменты их равенства формируют

ных максимальному выходному напряжению усилителя 18, определяемому напряжениями источника питания и амплитудной характеристикой усилителя.При изменении выходного напряжения интегратора до максим.ально возможного напряжения усилителя 18 потенциал правой обкладки, конденсатора увеличиваться более не может. Если при этом ток через резистор 20 не равен току через резистор 21, что выполняется при неравенстве выходного напряжения выпрямителя эталонному сигналу стабилитрона 15, то конденсатор интегратора продолжает заряжаться и потенциал его левой обкладки начинает изменяться . При этом открывается один из диодов 23 и 24 и после этого напряжение на конденсаторе остается постоянным и равным

с мех КС де и

1и„

+, IU/

вых M«kc

и

Аиода

BMV маис - IAKOAMI ,

-максимальное напряжение усилителя 18;

-падение напряжения на диоде (23,24).

Коэффициент пропорциональности

Формулаизобре тения

Способ управления стабилизированным выпрямителем с емкостным фильтром на выходе, состояш;ий в том, что формируют опорные сигналы пилообразной формы, синхронизированные с напряжением фаз питающей сети, формируют сигнал управления выпрямителем, сравнивают его с опорными сигналами и в моменты их равенства формируют

импульсы управления, которые подают на тиристоры выпрямителя, формируют сигнал задания выходного напряжения выпрямителя, измеряют выходное напря- жение и формируют пропорциональньш ему сигнал отрицательной обратной связи, который вычитают из сигнала задания, а интегрированием сигнала их разности формируют регулирующий сигнал, отличающийся тем, что, с целью улучшения качества стабилизации выходного напряжения выпрямителя в переходных режимах, измеряют наибольшее и наименьшее значения сигнала управления выпрямителем в режимах его работы с минимальной и максимальной нагрузками, вычисляют величину сигнала управления, равную среднему арифметическому наибольшего и наименьшего значений, формируют равный этой величине второй эталонный сигнал, ограничивают диапазон измене- ния регулирующего сигнала сверху и снизу на одинаковых уровнях относительно нулевого значения и .формируют сигнал управления выпрямителем путем суммирования второго эталонного сигнала и сигнала, пропорционального регулирующему, с коэффициентом про- порциональности, обеспечивающим изме нение сигнала управления выпрямителем от наименьшего до наибольшего измеренных значений при полном диапазоне изменения регулирующего сигнала.

Фиг 2

Фаг.З

j iJMaHCj

.

Чзгг

Лп п п

Pus.