Запоминающее устройство для телеграфного аппарата Советский патент 1988 года по МПК G11C11/00 

со

sl

о

137

дующей информации на предьщущую, что достигается путем автоматического установления адреса записи новой информации при переходе от режима вывода, остановленного знаком Раздел текста, к режиму записи. Адрес, с которого может быть начата запись нового информационного сообщения, фиксируется в виде разности состоя11

НИИ выходов счетчиков 6 и 12. Запись нового сообщения может быть осуществлена или после сигнала начальной установки на входе 19, или при появлении на выходе регистра 3 последовательно двух сигналов логического нуля после поступления сигнала наличия входной информации на вход 20. 1 з.п ф-лы, 3 ил.

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано в телеграфной.технике, в системах гТодготовки, передачи и отображения алфавитно-цифровой информации. Целью изобретения является повышение надежности устройства. Устройство содержит входной регистр 1 числа, блок 2 памяти, выходной регистр 3 числа, информационные выходы 4 и входы 5, счетчик 6 адреса со счетным входом обращения 8 устройства, формирователь 9 одиночных импуль- . сов, счетчик 12 сигналов обращения, элементы И 7, 10, 13-15, 26, 29, 31, 32, 38, 39, блок 16 управления, триггеры 25, 34, 35, элементы ИЖ 11, 27, 30, 36, элемент задержки 33 и элементы НЕ 2В, 40, 41. Повьшение надежности работы устройства достигается путем обеспечения защиты записанной в блок 2 информации от случайных и ошибочных действий оператора-за счет исключения возможности наложения после (Л

1

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано в телеграфной технике, системах передачи, подготовки и отображения алфавитно-цифровой информации .

Целью изобретения является повышение надежности устройства.

На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2 и фиг. 3 - функциональные схемы вариантов выполнения соответственно блока управления и формирователя одиночных импульсов.

Предлагаемое устройство содержит (фиг, 1) входной регистр 1 числа, блок 2 памяти, выходной регистр 3 числа, информационные выходы 4, информационные входы 5, счетчик 6 адреса, первый элемент И 7, вход 8 обращения, формирователь 9 одиночных импульсов, второй элемент И 10, первый элемент ШШ 11, счетчик 12 сигналов обращения, третий 13, четвертый 14 и пятьш 15 элементы И, блок 16 управления, вход 17 запуска режима чтения вход 18 останова работы устройства, вход 19 начальной установки в режим записи, вход 20 сигнала наличия входной информации,, второй тактовый вход 21, вход 22 разрешения чтения очередного информационного знака, вход 23 сигнала формирования кода разделения текста устройства.

На фиг. 1 обозначены третий вход 24 пуска и второй вход 24 сброса формирователя 9 одиночных, импульсов.

Устройство содержит также первый триггер 25, шестой элемент И 26, второй элемент ШП1 27, первый элемент

5

0

5

0

5

0

НЕ 28, седьмой элемент И 29, третий элемент ШШ 30, восьмой 31 и девятый 32 элементы И, элемент 33 задержки, второй 34 и третий 35 триггеры, четвертый элемента ИЛИ 36, выход 37 разрешения ввода информации, десятьй 38 и одиннадцатьш 39 элементы И, второй 40. и третий 41 элементы НЕ и индикаторный выход 42.

Блок 16 управления (.фиг. 2) содержит формирователь 43 импульсов, первый триггер 44, первьй 45 и второй 46 элементы И, первый элемент ИЛИ 47, второй триггер 48, третий элемент И 49, третий триггер 50, второй элемент ИЛИ 51, четвертый элемент И 52, третий элемент ИЛИ 53, четвертьй триггер 54, пятьш элемент И 55, четвертый элемент ИЛИ 56, шестой элемент И 57, первый дифференцирующий элемент 58, пятый элемент ИЛИ 59, пятый триггер 60, седьмой элемент И 61,.- первьй элемент 62 задержки, восьмой элемент И 63, шестой элемента ИЛИ 64, девятьй элемент И 65, седьмой элемент ИЛИ 66, второй элемент 67 задержки и второй дифс1)еренцирующий элемент 68. Формирователь 9 одиночных импульсов содержит (фиг. 3) триггер 69, элемент ИЛИ 70, дифференцирующий элемент 71, триггер 72, элемент И 73, счетный триггер 74, дифференцирующие элементы 75, 76, элемент ИЛИ 77, триггеры 78, 79, элементы И 80 и дифференцирующий элемент 81.

Предлагаемое устройство работает следующим образом.

При поступлении сигнала на вход 19 (фиг. 1) происходит установка начального состояния устройства в режим записи. Под воздействием сигнала по входу 19 на втором выходе блока. 16 появляется сигнал, разрешающий про-- хождение через элемент И 14 сигналов записи на вход блока 2, а на третьем выходе блока 16 - сигнал, блокирующий прохождение через элемент И 15 сигналов управления регистром 3. Одновременно блокируется работа эле- ментов И 38, И 39. В результате на выходе элемента И 39 постоянно присутствует сигнал О, свидетельствующий об отсутствии информации на выходах 4. Сигнал, появившийся при этом на четвертом выходе блока 16, производит сброс в нулевое состояние счетчиков 6 и 12, которые под воздействием импульсов по входу 8 непрерывно и синхронно переключаются. Одновре- менно сигнал начальной установки с входа 19 переключает триггер 25 в состояние, разрешающее прохождение тактовых импульсов с входа 8 через элемент И 26 на вход элемента ИЛИ 27 с выхода которого импульсы поступают на вход блока 2. В результате выполняется обнуление блока 2 по всем адресам.

По окончании записи кода 00...0 по последнему адресу блока 2 и когда закончится импульс на выходе элемента ИЛИ 27 сработает элемент И 7, триггер 25 возвратится в исходное состояние и прохождение импульсов с входа 8 через элемента И 26 будет прекращено. С этого момента на выходе элемента ШШ 27 присутствует сигнал О, который для блока 2 является сигналом считывания, а для регистра 1 после элемента НЕ 28 - сигналом записи. Этим закончена установка устройства в исходное состояние, в котором оно остается до начала записи информации.

При записи информации по входам 5 поступает код информационного знака, а по входу 20 - синхросигнал логической единицы Наличие входной информа

ции , которые записываются в ре

гистр 1 . Так как блок 16 уже уста нов- лен в режим записи, то поступивший на его вход сигнал с входа 20 подвердит режим записи и состояние выходов блока 16 остается неизменным.

При поступлении сигнала на вход 20 формирователя 9 на его третьем выходе возбуждается разрешающий сигнал для элемента И 14. В результате сиГ

д 5 0 5

Q „ 5

5

0

нал, появившийся на выходе элемента И 13, когда счетчик 12 займет нулевое состояние, через элемент И 14 и элемент ИЛИ 27 поступает на вход блока 2 и производит з.апись в него информации, хранящейся в регистре 1, При этом в дополнительный разряд блока 2 записывается 1. По окончании сигнала на выходе элемента И 13 формирователь 9 вырабатывает один сигнал вычитания на первом выходе, который запрещает прохождение через элемент И 10 одного импульса из последовательности импульсов, поступающей по входу 8, на вход счетчика 12. При этом фаза счетчика 12 отстает на один шаг от фазы счетчика 6. С выхода формирователя 9 на элемент И 14 подается блокирующий сигнал. Одновременно с записью информации в блок 2 сигнал с выхода элемента И 14 подается на выход 37 для синхронизации ввода информации в запоминающее устройство (например, с клавиатуры, на фиг. 1 не показанной).

Кодовая комбинация следующего знака на входах 5 и сопровождающий ее сигнал на входе 20 могут появиться только после окончания сигнала на выходе 37, т.е. после окончания записи в блок 2 предыдущего знака. По окончании сигнала на выходе 37 на входе записи чтения блока 2 устанавливается потенциал чтения (О), а в управляющем входе регистра 1 - потенциал записи(1). Поэтому, как только на входах 5 и 20 появится соответственно кодовая комбинация следующего знака и сопровождающий ее сигнал 1, они будут записаны в регистр 1.

При поступлении следукнцего сигнала на вход 20 из регистра 1 код второго знака и 1 будут записаны в блок 2 по второму адресу.

При записи в блок 2 каждого знака в дополнительный разряд блока 2 записывается сигнал 1. По окончании сигнала на выходе элемента И 13 формирователь 9 вновь снимает сигнал разрешения с элемента И 14 и вновь вырабатывает по первому выходу сигнал, который запрещает прохождение через элемент И 10 еще одного тактового импульса на вход счетчика 12, фазовое состояние которого отстанет еще на один шаг от фазового состояния счетчика 6. Запись следующих знаков телеграммы происходит аналогично. После

513

записи последнего п-го знака телеграммы в дополнительный разряд блока 2 по адресу п+1 вводится признак разделения текста, представляющий собой сигнал О, для чего подается импульсный сигнал по входу 23 от клавиши Раздел текста (на фиг. 1 не показана), по которому формирователь 9 вырабатывает сигнал, которьм запретает прохождение через элемент И 10 еще одного тактового импульса на вход счетчика 12, который будет с этого момента отставать на п+1 шаг от счетчи- ка 6, т.е. разность фаз счетчиков 12 и 6 будет хранить текущий адрес, равньш п+2 (равенство фаз счетчиков 6 и 12 соответствует первому текущему адресу) .

Таким образом, первый знак следующей телеграммы записывается по адресу п+2, а по адресу п+1 в блоке 2 хранится код 00...О. При этом О в дополнительном разряде блока 2 является в данном случае признаком разделения текста и свидетельствует об окончании предыдущего сообщения. Дальнейшая запись информации происходит аналогично описанному.

Для вывода информации из устрой- ства по входу 17 подается сигнал Вывод, -запускающий режим чтения из блока 2, по которому блок 16 блокирует работу элемента И 14, инициирует работу формирователя 9 и устана йливает в одинаковое начальное состояние счетчики 6 и 12. В результате на четвертом выходе формирователя 9 появляется сигнал, разрешающий работу элемента И 15. На управляющем входе блока 2 при этом постоянно удерживается сигнал чтения и информация, хранящаяся в нем, непрерывно появляется на его выходах с каждым сигналом на входе 8, переключающим счетчик 6. Эле- мент И 13, производя дешифрацию исходного состояния счетчика 12, выдает сигнал через элемент И 15 и элемента ИЛИ 30 на- управляющий вход регистра 3, по которому информационный знак, считанный из блока 2, записывается в регистр 3 и выводится на выходы 4. При этом из дополнительного разряда блока 2 в дополнительный разряд регистра 3 записывается сигнал 1, который после окончания записи информации в регистр 3, поступает на выход 42, сигнализируя о наличии кода первого знака на выходах 4. По окон

г о

0

116

чании сигнала на выходе элемента И 13 формирователь 9 снимает разрешающий сигнал с входа элемента И 15, а сигналом с первогосвоего выхода запрещает прохождение одного импульса из последовательности тактовых импульсов jHa входе 8 через элемент И 10 на вход счетчика 12. При этом счетчик 12 отстает на один шаг от счетчика 6,

При наличии сигнала на выходе 42 производится считывание кода с выходов 4. После считывания поступает на вход 22 синхросигнал, по которому формирователь 9 сигналом со своего четвертого выхода вновь разрешает работу элемента И 15, а через элемент НЕ 41 блокирует работу элемента И 39, прекращая сигнал на выходе 42. Устройство готово к выводу следующего зна;ка. Когда непрерывно работающий счетчик 12 в очередной раз займет исходное нулевое состояние, в регистр 3 запишется следующий информационный знак с выходов блока 2 (аналогично описанному). При чтении и выводе зна.- ка разделения текста запись его в регистр 3 и изменение на один шаг фазы счетчика 6 происходит также, как и при выводе информационных знаков, но в регистр 3 из блока 2 .з аписыва- ется код 00...О и сигнал нуля с выхода дополнительного разряда регистра 3 блокирует работ.у элемента И 39, на выходе 42 которого сохраняется сигнал О, свидетельствующий об отсутствии информации на выходах 4. В результате на вход 22 не поступает сигнал, инициирующий работу формирователя 9.

Таким образом, по знаку разделения текста будет прекращен вывод информации. При этом текущий адрес в виде разности фаз счетчиков 6 и 12 соответствует адресу первого знака следующего информационного сообщения (телеграммы), в данном случае адресу п+2 (п - адрес последнего информационного знака выведенного сообщения). Для вывода следующего сообщения оператор вновь должен подать сигнал на вход 17. Вывод всех последующих сообщений происходит аналогично описанному. В устройстве предусмотрена защита информации, хранящейся в блоке 2, от случайных и ошибочных действий оператора путем исключения наложения последующих сообщений на ранее записанные, а также обеспечена автоматическая

установка адреса начала нового сообщения при переходе от чтения и вывода к записи информационного сообщения.

Если оператор ошибочно начал ввод в блок 2 нового информационного сообщения, когда еще не выведены из блока 2 пред ыдущие сообщения, то код знака с входов 5 и сигнал 1 с входа 20 записываются в регистр 1. Одновременно на третьем выходе формирователя 9 устанавливается сигнал, разрешающий работу элемента И 14. Однако работа элемента И 14 блокируется сигналом с второго выхода блока 16, который при каждом импульсе на входе 20 производит анализ предшествующего режима работы устройства. Так как в данном случае блок 16 устанавливает, что поступлению импульса на вход 20 предше- ствовал вывод информации, который был остановлен по знаку разделения текста, то на втором и третьем выходах блока 16 сохраняются блокирующие сигналы, запрещающие запись информа- ции в блок 2 и вывод информации из устройства. Сигналом с четвертого выхода блок 16 устанавливает счетчики 6 и 12 в нулевое состояние. Одновременно с этим сигнал с первого выхода блока 16 устанавливает триггер 35 в состояние, при котором сигнал с его инверсного выхода блокирует прохождение через элемент И 10 импульсов с входа 8 на вход счетчика 12. Последний остается в нулевом состоянии до снятия блокировки с элемента И 10. При этом сигнал с прямого выхода триггера 35 разрешает прохождение импульсов с входа 8 через элемент И 29. В результате с каждым тактом сигналов на входе 8 синхронно с пере- .ключением счетчика 6 информация из блока 2 считывается в регистр 3, начиная с первого адреса. Считывание, ин- формации с выходов 4 в этом случае не производится, /так как элемент И 39 блокирован сигналом с второго выхода блока 16 и сигналы 1 из дополни-- тельного разряда регистра 3 на выход 42 не проходят, и на выходе 42 постоянно сохраняется О. При этом каждым сигналом 1 из дополнительного разряда регистра 3 триггер-34 устанавливается в положение, при котором сигнал с.его прямого вьгхода блокирует элемент И 32, и наоборот, каждый сигнал О, соответствующий знаку разделения текста, записанный в допол

с 5 0 5 о ., с

0

нительный разряд регистра 3, через элемент НЕ 40, элемент И 31 и элемент 33 задержки устанавливает триггер 34 в состояние, разрешающее работу элемента И 32.

Наличие элемента 33 задержки обеспечивает установку триггера 34 в сос- .тояние, разрешающее прохождение сигналов с выхода элемента И 31 через элемент И 32, уже после окончания импульса на выходе элемента И 31. Благодаря этому сигнал на выходе элемента И 32 появляется только тогда, когда на выходе элемента И 31 появляемся последовательно друг за другом не менее двух последовательных импульсов. Первый устанавливает триггер 34 в состояние, разрешающее работу эле- : мента И 32, а второй импульс проходит через элемент И 32, пока триггер 34 находится в состоянии разрешения. Появление на выходе э.емента И 31 последовательно двух импульсов возможно только тогда, когда из блока 2 выведено последнее сообщение (телеграмма), ибо только после него в дополнительном разряде блока 2 по всем последующим адресам хранится О, записанньм ранее при обнулении блока 2.

На выходе элемента И 32 появляется сигнал, свидетельствующий о том, что текущий адрес в данньм момент соответствует адресу, с которого может быть начата запись в блок 2 очередного сообщения, ибо по всем последующим адресам информация не записывалась, о чем свидетельствует отсутствие в дополнительном разряде блока 2 сигнала 1. Текущий адрес равен адресу М-го знака, записанного в блок 2 последним, увеличенному на два, т.е. М+2, так как после вывода М-го знака .было сделано ett;e два шага по выводу двух нулевых сигналов. Сигналом с выхода элемента И 32 триггер 35 устанавливается в исходное состояние. При этом, во-первых, снимается блокировка с элемента И 10 и счетчик 12 с этого момента может снова переключаться синхронно со счетчиком 6. Таким образом, адрес, с которого может быть начата запись нового сообщения, фик- сируется в виде разности фаз ка 6, который непрерывно переключался, и счетчика 12, которьш до этого момента находился в нулевом состоянии. Во-вторых, триггер 35 с этого

момента блокирует прохождение импульсов через элемент И 29, что прекращает запись информации из блока 2 в регистр 3; в-третьих, при переключении триггера 35 сигналом с выхода элемента И 32 блок 16 устанавливает режим записи, так как с его второго выхода поступает разрешающий сигнал на вход элемента И 14, на втором входе кото- рого уже присутствует разрешающий сигнал с третьего выхода формирователя 9 в результате поступления сигнала на вход 20. Как только на выходе элемента И 13 появляется сигнал, он пр оходит через элемент И 14, поступает на вход блока 2 и производит запись в него по адресу М+2 информации, хранившейся до этого момента в регистре 1, а по адресу М+1 записывается знак разделения текста.

Таким образом, адрес, с которого может быть начата запись новой информации после остановки вывода знаком разделение текста, устанавливается автоматически при поступлении первого же сигнала по входу 20, при этом вре- ет поиска адреса не превьшает одного цикла обращения счетчика 6. Благодаря этому исключается искажение информа- ции, хранимой в блоке 2, из-за наложения последующей информации на ране записанную, что повышает надежность устройства.

Использование входов 24 i, для редактирования и сигнала Стоп на вхо де 18 позволяет производить коррекцию информации, записанной в блок 2.

Формула изобретения

о

0

5

формационными выходами устройства, причем выходы счетчика адреса подключены к адресным входам блока памяти и входам группы первого элемента И, счетный вход счетчика адреса соединен с первым входом второго элемента И, второй вход которого подключен к первому выходу формирователя одиночных Импульсов, второй выход которого соедиен с первым входом первого элемента ИЛИ,.второй вход которого подключен к выходу второго элемента И, а выход первого элемента ИЛИ - к счетному входу счетчика сигналов обращения, выходы которого соединены с входами группы третьего элемента И, выход которого подключен к первым входам четвертого и пятого элементов И, вторые входы которых соединены соответственно с третьим и четвертым выходами формирователя одиночных импульсов, первьш вход пуска которого соединен с входом сигнала подтверждения записи блока управления и является входом сигнала наличия входной информации устройства, тактовым входом которого является вход синхронизации формирователя одиночных импульсов, второй вход пуска и первый вход сброса которого является соответственно входом разрешения чтения очередного информационного знака и входом сигнала формирования кода разделения текста устройства соответственно, третий вход пуска и второй вход сброса формирователя одиночных импульсов являются входами редактирования информационного текста устройства, первый вход запуска режима чтения и вход останова блока управления являются соответственно входом запуска режима чтения и входом останова работы устройства, входом начальной установки в режим записи устройства является первый вход режима записи блока управления, отличающееся тем, что, с целью повыЩения надежности устройства, в него введены с первого по третий триггеры, с первого по третий элементы НЕ, с шестого по одиннадцатый элементы И, с второго по четвертый элементы ИЛИ, элемент задержки и дополнительньш разряд в каждый регистр числа, причем вход установки первого триггера соединен с первым входом режима записи блока управления, первый вход блокировки режима записи которого подключен к

первого элемента И и входу сброса первого триггера, прямой выход которого соединен с первым входом шестого элемента И, выход которого подклю- чен к первому входу второго элемента ИЛИ, выход которого соединен с входом записи-чтения блока памяти и входом первого элемента НЕ, выход которого подключен к входу управления вход- кого регистра числа и входу первого элемента И, второй вход шестого элемента И соединен со счетным входом счетчика адреса, входом третьего элемента И и первым входом седьмого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, выход которого соединен с входом управления выходного регистра числа и первым входом восьмого элемента И, выход которого подключен к первому входу девятого элемента И и входу элемента задержки, выход которого соединен с входом установки второго три1- гера, прямой выход которого подключен к второму входу девятого элемента И, выход которого соединен с входом сброса третьего триггера и входом режима записи следующего информационного знака блока управления, первый вход которого подключен к входу ус.та- новки третьего триггера, прямой выход которого соединен с вторым входом седьмого элемента И, инверсный выход третьего триггера подключен к второму входу второго элемента И и входу разрешения режима записи блока управления, второй выход которого соединен с третьим входом четвертого элемента И, выход которого подключен к второму входу третьего элемента ИЛИ и первому входу четвертого элемента ШШ, второй вход которого соединен с выходом пятого элемента И, вторым входом третьего элемента ИЛИ и вторым входом режима записи блока управления, третий выход которого подключен к третьему входу пуска формирователя одиночных импульсов, третьему входу пятого элемента И, первьм входом десятого и одиннадцатого элементов И, вторые входы которых соединены соответственно с -ВЫХОДОМ второго элемента НЕ, вторым входом восьмого элемента И и с выходом третьего элемента НЕ, вход которого подключен к четвертому вьгходу формирователя одиночных импульсов, третий вход сброса которого соединен с выходом четвертого эле

.

i. jg 5 20 25Q .дс

50

5

мента ИЛИ и вторым входом блокировки режима записи блока управления, вход блокировки режима чтения которого подключен к выходу десятого элемента И, первый вход пуска формирователя одиночных импульсов соединен с .входом дополнительного разряда входного регистра числа, выход дополнительного разряда которого подключен к дополнительному информационному входу блока памяти, дополнительньй выход которого соединен с входом дополнительного разряда выходного реги- стра числа, выход дополнительного разряда которого подключен к входу сброса второго триггера, входу второго элемента НЕ и третьему входу .одиннадцатого элемента И, выход которого является индикаторным выходом устройства, выход четвертого элемента И является выходом разрешения ввода информации устройства.

первого элемента ИЛИ, выход которого подключен к входу установки второго триггера, прямой выход которого соединен с первым входом третьего элемента И, вторые входы которого, третий вход первого элемента И и первый вход шестого элемента И подключены К прямому выходу четвертого триггера, входу установки которого соединен с выходом третьего элемента ИЛИ, первый

вход которого подключен к выходу четвертого элемента И, первый вход которого соединен с прямым выходом третьего триггера и первым входом второго элемента ИЛИ, выход которого подключен к входу сброса первого триггера, прямой выход которого соединен с входом сброса четвертого триггера и первым входом девятого элемента И, вто- .рой вход и выход которого подключены соответственно к выходу шестого элемента ИЛИ, к первому входу седьмого элемента ИЛИ и входу установки пятого триггера, инверсный выход которого соединен с первым входом пятого элемента И, второй вход которого подключен к инверсному выходу четвертого триггера, прямой выход пятого триггера соединен с вторым входом второго элемента И и первым входом седьмого элемента И, выход которого подключен к второму входу третьего элемента И, третий вход которого соединен с вы- кодом второго дифференцирующего эле- мента, вход сброса второго триггера подключен к выходу шестого элемента И выход седьмого элемента И соединен с входом второго элемента задержки, выход которого подключен к второму входу второго элемента ИЛИ, выход первого элемента задержки соединен с первым входом пятого элемента ШШ, выход которого подключен к входу сброса пятого триггера, вход установки третьего триггера является входом останова блока, второй вход первого

дифференцирующего элемента, вторые

г t

emlxl

Q 5 0 5 0

5

входы первого и пятого элементов ИЛИ, третий вход второго элемента ИЛИ и четвертые входы третьего и четвертого элементов ИЛИ объединены и являются первым входом режима записи блока, второй вход шестого элемента И и пер- вьш вход восьмого элемента И объединены и являются первым входом блокировки записи блока, третий вход пятого элемента И, вторые входы четвертого и седьмого элементов И объединены и являются входом сигнала подтверждения записи блока, первый вход и выход шестого элемента ИЛИ подключены соответственно к выходу восьмого элемента И и второму входу девятого элемента И, второй вход шестого элемента ИЛИ является входом режима записи следующего информационного знака блока, вход второго дифференцирующего элемента является входом разрешения режима записи блока, третий вход первого дифференцирующего элемента является вторым входом режима записи блока, третий вход шестого элемента И и второй вход восьмого элемента И объединены и являются вторым входом блокировки режима записи блока, второй вход седьмого элемента ШШ является входом блокировки режима чтения блока, выходы пятого и третьего элементов И являются соответвтвенно первым и вторым выходами блока, прямой выход первого триггера и выход четвертого элемента ИЛИ являются соответственно третьим и четвертым выходами блока.

Фие. г

I.

фиг.З