Цифровой демодулятор сигналов с фазово-импульсной модуляцией Советский патент 1988 года по МПК H03K9/04 

в/.

1Z

выхЛ

00 kj

Р СО

СО

Изобретение относится к импульсно технике и может быть использовано дл модуляции дискретных и непрерывных сигналов с фазово-импульсной модуляцией.

Цель изобретения - повьшение надежности и точности восстановления фазово-модулированного передаваемого сигнала.

На чертеже представлена блок-схем цифрового демодулятора сигналов с фазово-импульсной модуляцией.

Демодулятор содержит блок 1 задержки, RSrTpnrrep 2, генератор 3 опорной частоты, счетчик А импульсов блок 5 памяти, коммутатор 6, регистры 7 и 8, вычитающий блок 9, преобразователь 10 код - частота, ревер- счетчик 11 импульсов, цифро- аналоговый преобразователь 12, при этом первый вход RS-триггера 2 подключен к шине информационных импульсов, а его выход - к управляющему входу коммутатора 6 и управляющему входу счетчика , тактовый вход которого соединен с тактовьт входом преобразователя 10 код - частота и выходом генератора 3 опорной частоты, а разрядные выходы - с первыми входами коммутатора 6, вторые входы которого соединены с выходами блока 5 памяти, а выходы - с входами регистра 7, выходы которого соединены

5

адресные входы которого соединены с выходами вычитающего блока 9, и счетчика 14 импульсов, D-входы которого соединены с выходами ПЗУ, R-вход - с выходом блока 1 задержки, а тактовый вход - с выходом генератора 3 опорной частоты.

Цифровой демодулятор сигналов с 0 фазово-импульсной модуляцией работает следующим образом.

На первую входную шину устройства поступают информационные импульсы с фазово-импульсной модуляцией, на вторую входную шину - тактовые импульсы (ТИ). Приходящие ТИ поступают на блок 1 задержки и одновременно на регистр 8, при этом значение кода, которое хранится в регистре 7, переписывается в регистр 8. С помощью задержанных ТИ, поступающих на регистр 7,значение выходного кода коммутатора 6 переписывается в регистр 7. Задержанные ТИ, поступающие на второй вход RS-триггера 2, устанавливают его в состояние Лог.О, обнуляют счетчик 4 и поступают на вход преобра зовате- ля 10 код - частота. Сигнал с выхода RS-триггера 2 является управляющим для счетчика 4 и коммутатора 6. Если этот сигнал представляет собой Лог.0, то счетчик 4 работает в режиме Разрешение счета, а коммутатор 6 пропускает на входы регист0

5

0

Изобретение относится к импульсной технике и может быть использовано для модуляции дискретных и аналоговых сигналов с фазово-импульсной модуляцией. Целью изобретения являет- ся повышение надежности и точности восстановления фазово-модулированного передаваемого сигнала. Лля достижения поставленной цели в устройство, содержащее блок 1 задержки, RS-триггер 2, генератор 3 опорной частоты, счетчик 4 импульсов, блок 5 памяти, коммутатор 6 и регистр 7, дополнительно введены регистр 8, вычитающий блок 9, преобразователь 10 код-частота, реверсивный счетчик 11 импульсов и циф- роаналоговый преобразователь 12. Введение этих блоков позволяет проводить на выходе устройства более точную аппроксимацию выходного сигнала, повысить надежность и точность восстановления передаваемого сигнала с фазово-импульсной модуляцией. 1 ил. С (Л

с первой выходной шиной, первыми вхо- j pa 7 цифровые значения математическодами вычитающего блока 9 и входами регистра 8, выходы которого соединены с вторыми входами вычитающего блока 9, выходы которого соединены с

го ожидания, которые хранятся в блоке 5 памяти. При этом каждый импульс, поступающий с генератора 3 на тактовый вход счетчика 4, изменяет его выго ожидания, которые хранятся в блоке 5 памяти. При этом каждый импульс, поступающий с генератора 3 на тактовый вход счетчика 4, изменяет его выпходами преобразователя 10 код - ходное значение на один шаг квантоватота, а выход знакового разряда - с управляющим входом реверсивного счетчика 11, тактовый вход которого соединен с выходом преобразователя 10 код - частота, а разрядные выходы - с входами цифроаналогового преобразователя 12, выход которого соединен с второй выходной шиной, а шина тактовых импульсов соединена с тактовым входом регистра 8 и входом блока 1 задержки, первый выход которого соединен с тактовым входом регистра 7, а в,торой выход подсоединен к второму входу RS-триггера 2, R-входу счетчика 4 и установочному входу преобразователя 10 код - частота.

Преобразователь 10 код - частота может быть выполнен из постоянного запоминающего устройства (ПЗУ) 13,

го ожидания, которые хранятся в блоке 5 памяти. При этом каждый импульс, поступающий с генератора 3 на тактовый вход счетчика 4, изменяет его выходное значение на один шаг квантовас

0

5

ния динамического диапазона выходного сигнала,

В момент прихода информационного импульса RS-триггер 2 устанавливается в состояние Лог.1, под управляющим воздействием которого счетчик 4 переходит в режим Остановка счета, коммутатор 6 переключается и через него на регистр 7, вместо математического ожидания, поступает текущее значение кода на разрядных выходах счетчика 4, которое представляет собой цифровое значение передаваемого информационного сигнала в данном так- товом интервале, В регистры 7 и 8 с помощью ТИ записываются предшествующие и текущие значения информации в цифровом коде. Вычитающий блок 9

определяет разность этих значений информации и знак разности.

Цифровой сигнал вычитающего устройства поступает на преобразователь 10, представляющий собой синтезатор частот, который преобразует сигнал с выхода вычитающего блока 9 в импульсную последовательность, которая представляет собой равномерно расположенные на тактовом интервале импульсы, причем количество импульсов на тактовом интервале численно равно разности, полученной на выходе вычитающего блока 9.

Под действием зтих импульсов в течение тактового интервала реверсивный счетчик 11 равномерно изменяет свое состояние на величину разности, полученной на выходе вычитающего блока 9, При этом если разность положительна, то число на выходе реверсивного счетчика 11 увеличивается и уменьшается, если разность отрицательна.

В случае отсутствия на тактовом интервале информационного импульса из-за наличия в канале связи помех, вызывающих его стирание, RS-триг- гер 2 остается в состоянии Лог.О и значение математического ожидания через коммутатор 6 поступает на входы регистра 7. В результате на выходе регистра 7 вместо максимально возможного (ошибочного) значения кода н выходах счетчика 4 за время тактовог интервала при отсутствии информационного импульса, стертого помехами в канале связи, запоминается на время одного такта значение кода из блока 5 памяти, соответствующее наиболее вероятному среднестатистическому значению передаваемого сигнала (математическому ожиданию). Устройство продолжает работать по описанному алгоритму .

Таким образом, на выходе реверсивного счетчика 11 получается демодули рованный сигнал в цифровой форме, который с помощью ПАП 12 преобразуется в аналоговую форму. Дискретное зна-. чение фазы информационных импульсов на каждом тактовом интервале устанавливается на выходах регистра 7, откуда в цифровом виде может передаваться для дальнейшей обработки или использования в ЭВМ.

Преобразователь 10 код - частота работает следующим образом.

5

0

5

0

5

0

5

0

5

С выхода вычитающего блока 9 цифровой сигнал поступает на адресные входы ПЗУ 13, которое генерирует изменяющийся в каждом тактовом интервале программируемый цифровой код, который поступает на D-входы счетчика 14. Приходящие с блока 1 задержки ТИ обнуляют счетчик 14, при этом на выходе переноса зтого счетчика возникает импульс, с помощью которого в него запишется числовое значение кода с выхода ПЗУ 13, т.е. осуществится его переустановка. После этого счетчик 14 начинает считать на вычитание, и как только достигнет нулевого состояния, на выходе переноса опять появится импульс, под управляющим воздействием которого вновь произойдет переустановка кода, поступающего с ПЗУ 13. Код, записанный в ПЗУ 13, программируется так, чтобы в течение тактового интервала счетчик 14 отрабатывал таких циклов,равное числу на выходе вычитающего блока 9.

Таким образом, введение в цифровой демодулятор сигналов с фазово-им- пульсной модуляцией второго регистра, вычитающего блока, преобразователя код - частота, реверсивного счетчика и ЦАП позволяет проводить на выходе устройства более точную аппроксимацию выходного сигнала, что способствует использованию демодулятора для обработки непрерывных сигналов, а введение блока памяти уменьшает ошибки демодуляции при стертом информационном импульсе, т.е. с помощью новых элементов и связей повышаются надежность и точность восстановления передаваемого сигнала с фа- зово-импульсной модуляцией.

Формула изобретения

Цифровой демодулятор сигналов с фазово-импульсной модуляцией, содержащий RS-триггер, первый вход которого соединен с шиной информационных импульсов, а выход - с управляющ1гм входом счетчика импульсов, тактовый вход которого соединен с выходом генератора опорной частоты, и первый регистр, выходы которого соединены с первой выходной шиной, шину та;сто- вых импульсов,- отличающий- с я тем, что, с целью повышения надежности и точности восстановления передаваемого сигнала, в него дополнительно введены блок задержки, блок памяти, коммутатор и соединенные последовательно второй регистр, вычитающий блок, преобразователь код - частота, реверсивный счетчик импульсов и цифроаналоговый преобразователь, выход которого соединен с второй выходной шиной, при этом шина тактовых импульсов подключена к тактовому входу второго регистра и к входу блока задержки, первый выход которого соединен с тактовым входом первого регистра, а второй выход с вторым входом RS-триггера, устано- j частота соединен с выходом генератовочным входом преобразователя код ра опорной частоты.

799396

частота и R-входом счетчика импульсов, разрядные выходы которого соединены с первыми входами коммутатора, , вторые входы которого соединены с выходами блока памяти, управляющий вход - с выходом RS-триггера, а выходы - с входами первого регистра, выходы Которого соединены с входами 10 второго регистра и вторыми входами вычитающего блока, выход знакового разряда которого соединен с управляющим входом реверсивного счетчика, а тактовый вход преобразователя код ра опорной частоты.