Дельта-декодер Советский патент 1988 года по МПК H03M3/02 

11

00 00

Изобретение относится к автоматике и технике связи. Его применение в системах передачи информации, использующих дельта-модуляцию, позволяет повысить точность декодирования. Дельта-декодер содержит регистр 1 сдвига, элементы И 2, сумматор 3, преобразователь 5 полярности, интегратор 6 и элемент НЕ 8. Благодаря введению сумматора 4 и фильтра 7 нижних частот обеспечивается сокращение времени запаздывания выходного сигнала и уменьшение его шумов зернистости. 4 ил.

фиг i

Изобретение относится к автоматике и технике связи и может быть использовано в системах передачи информации, использующих дельта-моду- ляцню.

Цель изобретения - повышение точности декодирования.

На фиг. 1 изображена функциональная схема дельта-декодера; на фиг.2- диаграмма, поясняющая алгоритм декодирования; на фиг. 3 - временные диаграммы работы дельта-декодера; на фиг. 4 - отклики на скачок на выходе предлагаемого дельта-декодера и прототипа.

Дельта-декодер содержит регистр 1 сдвига, элементы И 2, первый и второй сумматоры 3 и 4, преобразователь 5 полярности, интегратор 6, фильтр 7 НИЖН1ГХ частот, элемент НЕ 8, информационный и тактовый входы 9 и 10 и выход 11.

Регистр 1 сдвига имеет п разрядов и предназначен совместно с 2п элемен тами И 2 для анализа входного дельта модулированного (ДМ) сигнала.

Сумматоры 3 и 4 и преобразователь 5 полярности могут быть выполнены на операционных усилителях.

В основе работы дельта-декодера лежит следующее.

Если преобразуемый аналоговый сигнал X(t) в дельта-кодере начинает возрастать, то в линии связи структу ра выходной последовательности L(t), состоящая из чередующихся символов 1 и О, изменяется и в ней начинают появляться пачки вначале по два пос- ледовательных символа 1, затем по три, четыре и т.д. Формирование паче одинаковых символов продолжается до тех пор, пока происходит изменение крутизны сигнала X(t) или дельта-кодер не окажется перегруженным. На приемном конце линии связи, т.е. в дельта-декодере, последовательность L(t) анализируется и преобразуется в последовательность импульсов с квантованной величиной, а затем интегрируется. При этом величина при- pattieHni i п каждом тактовом интервале быстро увеличивается или уменьшается, если входная последовательность L(t) состоит из пачек одинаковых символов 1 или 0. Таким образом, величина напряжения аппроксимированного сигнала ) на приемном конце с выходя дельта-декодера для данной

пачки одинаковых символов пропорциональна крутизне сигнала X(t) на передающем конце в данный такт временной последовательности.

С ростом наклона линейно изменяющегося входного аналогового сигнала X(t) на выходе дельта-кодера среднее число в единицу времени комбинации 01 в импульсной последовательности L(t) изменяется, а следовательно, уменьшается среднее число пачек импульсов, началом которых является комбинация 01. Используя выражение для определения значений функции в точке t на участке t,- - t ( через ее производную в точке t .

X(t;)s X(t.,,) + X (tj ,) 4t,. - - t;,,),(1)

где X (t;) - производная функция X(t) в точке t i, , т.е. величина наклона flt I.,функции в данной точке,

для последовательности L(t), например, вида 0111110 можно определить (фиг. 2), что X(t,) -I, X(tj) О, X(t,) , X(t4) 2Е, X(t 5) 3, X(ti) At, X(t,) 2 . При этом наклон of функции X(t) определяется на отрезке t о t как о, -f/Т, на с, - t как t/j- /Т; на t2 t ,

Ч -

и t - t5

/Т; на с 5 - t

как rfj оС

как

df -Е/Т

, «

5

откуда на участке to - t как « oi + с г , на tp - tj как of oii s на t e - t как оГ,,„ c и т.д.

Таким образом можно определить значение напряжения аппроксимации X(t) на любом тактовом интервале t- из входной импульсной последовательности L(t). Для формирования приращений напряжения аппроксимации на интегратор необходимо подавать в каждом тактовом интервале с учетом выражения (1) импульс амплитудой V- K-f , где К - коэффициент пропорциональности, определяемый коэффициентом усиления преобразователя полярности напряжения; ; - суммарная величина ступенчатого напряжения приращения, определяемая из системы

+ ЗЕ при L;(t) 1, если S(i)

S(i - 1) S(i - 2) S(i - 3),

-ЗЕ при L,(t) О,

-I-2E при L-(t) 1, если S(i) S(i - 1) S)i - 2) S(i - 3),

-2E при Lj(t) 0,(2)

+E при L,-(t) 1, если S(i) S(i - 1) 5 S(i - 2),

-E при L i{t) 0, +E при Li(t) 1, если S(i) i U S(i - 1),

-E при L (t) 0,

где S(i) - символ двоичного сигнада последовательности L(t) в i-M такте,

L(t) - значение символа S(i), +Е - уровень напряжения символа /L j(t) 1/,

-Е - уровень напряжения символа /L,-(t) О /.

Дельта-декодер работает следующим образом.

На вход 9 дельта-декодера поступает с тактовой частотой (фиг. За) информационная последовательность дельта-модулированного сигнала (фиг. 36), которая записывается в регистр 1 сдвига по тактовым импульсам на входе 10. На фиг. 1 приведен пример дельта-декодера для случая п 4.

В зависимости от числа одинаковых символов в пачках входной последовательности L(t) на выходах соответствующих элементов И 2 формируются сигналы. Так, на выходе первого злемента И 2.1 формируется сигнал (фиг. Зг), соответствующий повторяющимся пачкам символов 11 входной последовательности L(t), на выходе второго элемента И 2.2 - сигнал (фиг. Зд), соответствующий пачке символом 111, а на выходе третьего элемента И 2.3 - сигнал1 (фиг. Зе), . соответствующий пачке 1111. Аналогично формируются сигналы (фиг. Зж) на выходах элементов И 2, соответствующие нулевым пачкам символов входной последовательности.

На входы первого сумматора 3 поступают выходные сигналы с элементов И 2.1-2.П и сигнал входной последовательности L(t), на входы второго сумматора 4 - выходные сигналы с элементов И2.п+1-2.2пи инвертированный сигнал (фиг. Зв) L(t) входной последовательности. На выходах

0

5

0

5

30

35

40

45

50

55

сумматоров 3 и А образуются многоуровневые сигналы (фиг. Зз, и) ступенчатой формы, которые поступают на преобразователь 5 полярности. При этом сигнал с выхода первого сумматора 3 преобразуется с выбранным коэффициентом усиления К в многоуровневый сигнал положительной амплитуды, а сигнал с выхода второго сумматора 4 - в многоуровневьй сигнал отрицательной амплитуды с тем же коэффициентом К. С интегратора 6 снимается аппроксимированный сигнал (фиг.Зк) с минимальной задержкой запаздывания при декодировании входной последовательности.

Для сравнения на фиг. А приведены отклики на скачок U(t) на выходе предлагаемого декодера U (t) и на выходе прототипа U „р (t). Как видно из этих диаграмм, реакция обоих устройств на скачок одинакова (интервал t - t,j), но в предлагаемом декодере отслеживание начинается раньте . (момент tj), чем в прототипе (момент t). Кроме того, шумы зернистости в предлагаемом декодере имеют меньшую величину.

Таким образом, за счет сокращения времени запаздывания и уменьшения шумов зернистости повьш1ается точность декодирования.

Кроме того, построение дельта-декодера с большим числом элементов И, чем в предлагаемом, позволит расширить динамический диапазон преобразуемых сигналов. Формула изобретения

Дельта-декодер, содержащий первый сумматор, преобразователь полярности, интегратор, элемент НЕ, 2п элементов И (п - число одновременно анализируемых символов входного сигнала) и регистр сдвига, прямые выходы первого и второго разрядов которого соединены с соответствующими входами первого элемента И, выход i-ro злемента И (i 1, п - 1) и прямой выход (i + 2)-го разряда регистра сдвига подключены к соответствующим входам (i + 1)-го элемента И, инверсные выходы первого и второго разрядов регистра сдвига соединены с соответствующими входами (п + 1)-го элемента И, выход (п + i)-ro элемента И и инверсный выход (i + + 2)-го разряда регистра сдвига подключены к соответствующим входам (п + i + 1)-го элемента И, тактовый вход регистра сдвига является тактовым входом дельта-декодера, отличающийся тем, что, с целью повышения точности декодирования, в дельта-декодер введены второй сумматор и фильтр нижних частот, вход элемента,НЕ объединен с информационным входом регистра сдвига и первым входом первого сумматора и является информационным входом дельта-декодеи )(({)

01111

2

c::i

orf

Тг Гз tit ts te tr -

0 . / ./.r././.. - ///)

tpcie.Z

I I I I I M I I M 11 I I I I I .f 1 I-I П Hf

WL s Q.

ра, выход элемента НЕ соединен с первым входом второго сумматора, (i + 1)-е входы первого и второго сумматоров подключены к выходам соответственно (i + 1)-го и (п + i -ь 1)-го элементов И, выходы первого и второго сумматоров соединены с одноименными входами преобразователя поляр- Q ности, выход которого через интегратор подключен к входу фильтра нижних частот, выход которого является выходом дельта-декодера.

orrr

ts te tr

I 1 I I П i

Фие.З

Фиг. t