Преобразователь дельта-модулированного сигнала в импульсно-кодомодулированный сигнал Советский патент 1987 года по МПК H03M7/32 

Итсзбретение относится к автоматике и вычислительной технике и может быть использовано в системах переда- пи данных.

Цель изобретения - повышение достоверности преобразования.

На фиг.1 изображена функциональная схема преобразователя; на фиг.2- временные диаграммы его работы.

Преобразователь дельта-модулиро- ванного (ДМ) сигнала в импульсно- кодовомодулированный (ИКМ) сигнал содержит делитель 1 частоты, анализатор 2 полярности, элемент НЕ 3, счетчики 4 и 5, элемент 6 сравнения, ре версиеньш счетчик 7, регистр 8 сдвига, первый и второй элементы И 9 и 10, элемент ИЛИ-НЕ 11, блок 12 триггеров задержки, мультиплексор 13, информационный и тактовый входы 14 и 15, выход 16. Анализатор 2 полярности выполнен на двухразрядном регистре 17 сдвига, двух элементах И 18 и 19 и элементе ИЛИ 20. .

Па фиг.2 обозначено:

й- входной ДМ-сигнал Y(t);

8 - сигнал n(t) на выходе анализатора 2;

6 - тактовые импульсы с частотой

f ДМ-сигнала;

г - К-сигналы Р (t) на выходах разрядов регистра 8 сдвига; л -сигнал C(t) на выходе второго

элемента И 10;

м -О-сигналы А (t) на выходах реверсивного счетчика 7; п - тактовые импульсы I(t) ИКМ- сигнала на первом выходе делителя 1 частоты;.

Р - сигнал S(c) знака ИКМ-сигнала на выходе элемента 6 сравнения Преобразователь ДМ-сигнала в ИКМ- сигнал работает следующим образом.

Входной сигнал в виде ДМ-последо- вательности Y(t) поступает со входа 14 на вход управления реверсивного счетчика 7. Последний является идеальным интегратором, т.е. его выходной сигнал содержит в себе также накопленные ошибки, при наличии сбоев в ДМ-сигнале. Под сбоем в последовательности ДМ-сигналов следует понимать появление двухэлементной пачки ДМ-сигналов (нулевой или единичной) в режиме молчания. Обнаружение такой пачки производится анализатором 2 полярности, в сигнале П(с) которого длина пачек ДМ-символов по сравнению

5

0

5

0

5

0

5

0

5

с входным сигналом Y(rJ будет укорочена на один символ ДМ, Информацию

0наличии сбоя в последовательности Д1 1-сигнала Y(t) получают, подавая сигнал n(t) на регистр 8 сдвига. Появление сигнала на выходе первого элемента И 9 (при использовании семиразрядного регистра 8 сдвига) означает, что как до, так и после сбоя |сигнал Y(t) на протяжении, как минимум, трех тактов ДМ состоит из чередующихся символов 1 и 0. При занятом :канапе любая из комбинаций сигналов Р (c)...P(t) будет иметь вид, отличающийся от 0001000. При наличии двухэлементной пачки ДМ-символов в начале или конце полезного сигнала появлению единичного импульса на выходе схемы эквивалентности препятствуют сигналы P(t)1 и Р (с)1 соответственно.

В процессе работы преобразователя может случиться, что при занятом канале на протяжении семи тактов ДМ- сигнала возникает ситуация, похожая на сбой в последовательности ДМ-сиг- налов (сигналы Р,(с)...Р (t) образуют комбинацию 000100). Однако при занятом канале число, записанное в реверсивном счетчике 7, должно быть больше, чем 1. Поэтому при наличии высокого логического уровня хотя бы на одном выходе реверсивного счетчика 7 (сигналы A(t), , , А| (с)) , кроме младшего, на выходе элемента ИЛИ-НЕ

11 высокий логический уровень отсут- ствует и сигнал C(t) равен нулю.

При этом не происходит уменьшения постоянной составляющей выходного ИШ-сигнала.

Выходной сигнал А(с),..A(t) реверсивного счетчика 7 поступает на входы блока 12 триггеров задержки, предназначенного для записи значения аппроксимирующего сигнала при ДМ. Для перевода параллельного кода (сигналы Ад(t)...А (с)) в последовательный применен мультиплексор 13. На вход старшего разряда блока 12 триггеров задержки подается знак ИКМ-слова, который получен на основании анализа последовательности ДМ- символов Y(t) и ее инверсной последовательности счетчиками 4 и 5. Счетчик 4 считает импульсы, указывающие на увеличение аппроксимирующего напряжения при восстановлении ДМ-сигнала, а счетчик 5 - импульсы, укаэьтающие на уменьшение aпIIpoкcи и- рующего Ff а пряже ПИЯ.

Элемент 6 сравнения в случае, когда число в счетчике 4 к концу цикла ИКМ болыле числа во втором счетчике 5, выдает сигнал низкого уровня, соответствующий положительному знаку ИКМ-слова. Когда показания счетчика 5 больше показания первого счетчика 4, выдается высокий логический уровень S(t), соответствующий отрицательному знаку ИКМ- слова,

Выходными сигналами делителя 1 являются синхроимпульсы l(t) для ус- тановки в О счетчиков 4, 5 и считывания показаний элемента 6 сравнения и блока 12 триггеров задержки с частотой циклов ИКМ-сигнала. Делитель 1 частоты осуществляет также тактирование мультиплексора 13 для получения ИКМ-сигнала в последовательном коде.

Таким образом, устранение сбоев в режиме молчащего канала происходит независимо от частоты их появления и полярности. Кроме того, в преобразователе осуществляется более точное формирование кода ИКМ-сигнала.

Формула изобретения

1. Преобразователь дельта-модули- рованного сигнала в импульсно-кодо- модулированный сигнал, содержащий первый элемент И, реверсивный счет- ч.ик, выходы которого с нулевого по К-й подключены к соответствующим с нулевого по К-й информационным входам блока триггеров задержки, выходы которого соединены с соответствующими информационными входами мультиплексора, делитель частоты, первый и второй выходы которого соединены с входами считывания соответственно блока триггеров задержки и мультиплексора, выход, которого является выходом преобразователя, анализатор полярности, информационный вход которого и вход делителя частоты являются соответственно информационным и тактовым входами преобразователя, отличгающийся тем, что, с целью повышения достоверности пре

5

0

5

0

5

0

5

0

образования, в него введены регистр сдвига, счетчики, злемент сравнения, элемент ЕГШ-НЕ, второй элемент И и элемент НЕ, вход которого соединен с информационным входом первого счетчика, информационный вход второго счетчика объединен с входом элемента НЕ, управляющим входом реверсивного счетчика и подключен к информационному входу преобразователя, выходы реверсивного счетчика с первого по К-й подключены к соответствующим входам элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента И, выходы счетчиков подключены к соответствующим информационным входам элемента сравнения, выход которого соединен с (К+1)-м информационным входом блока триггеров задержки,, первый выход делителя частоты соединен с входом считывания элемента сравнения и входами обнуления счетчиков, входы синхронизации которых объединены с входами синхронизации реверсивного счетчика, регистра сдвига и анализатора полярности и подключены к тактовому входу преобразователя, выход анализатора полярности соединен с информационным входом регистра сдвиг а, прямой выход среднего разряда и инверсные выходы остальных разрядов которого подключены к соответствующим входам первого элемента И, выход которого соединен с вторым входом второго элемента И, выход которого подключен к входу запрета счета реверсивного счетчика.

2. Преобразователь по п.1, о т - л и чающийся тем, что- анализатор полярности выполнен на элементах И, ИЛИ и двухразрядном регистре сдвига, прямые и инверсные выходы разрядов которого подключены к соответствующим входам соответственно первого и второго элементов И, выхо-. ды которых соединены с соответствующими входами элемента ИЛИ, выход которого является выходом анализатора полярности, информационный вход и вход синхронизации двухразрядного регистра сдвига являются соответствующими входами анализатора полярности.

Изобретение относится к автоматике и вычислительной технике. ЕГО использование в системах передачи данных позволяет повысить достоверность преобразования. Преобразователь содержит реверсивный счетчик, анализатор полярности, блок триггеров задержки, мультиплексор, делитель частоты и элемент И. Введение регистра сдвига, двух счетчиков, другого элемента И, элемента НЕ, элемента ИЛИ-НЕ и элемента сравнения обеспечивает устранение сбоев в режиме молчащего канала независимо от частоты их появления и полярности, а также более точное формирование выходного сигнала. I з.п. ф-лы. 2 ил. с S (Л 00 ISD со со Ot)