Дельта-декодер Советский патент 1992 года по МПК H03M3/02 

сл

с

Изобретение относится к технике связи и вычислительной технике. Его использование при построении цифровых каналов связи позволяет повысить достоверность декодирования при наличии пакетных ошибок в канале связи. Это достигается благодаря трехэтапной обработке цифрового сигнала, устраняющей выбросы большой амплитуды и улучшающей субъективное восприятие речевого сигнала. Дельта-декодер содержит генератор тактовых импульсов 1, регистры сдвига 2,9, элементы эквивалентности 3,10, коммутаторы 4, 5, 11, интегратор 6, фильтр нижних частот 7, делитель частоты 8, расширитель 12 пачек символов. 1-2-9-10-12-5-6-7, 2-3-4-11-5, 1-9-4-5, 1-8-11, 1-12.2-4.2 ил.

шиг/

М ю

00

ю о о

Изобретение относится к технике связи и вычислительной технике и может быть использовано при построении цифровых каналов связи, работающих в условиях пакетных ошибок.

Одними из распространенных видов цифровых ошибок в системах связи являются пакетные ошибки, возникающие вследствие воздействия различного рода замираний в каналах связи. Происходит одновременный сбой нескольких следующих один за другим импульсов в цифровой последовательности. Это приводит к тому, что в информационной последовательности импульсов появляются длинные пачки подряд идущих единиц либо нулей, что заметно сказывается на качестве восстановленного сигнала на приемной стороне. Появляются выбросы большого уровня, которые отрицательно влияют на слуховое восприятие абонента, а при большой вероятности ошибок в канале приводят к срыву связи.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее генератор тактовых импульсов, регистр сдвига, элемент эквивалентности, первый и второй коммутаторы, а также интегратор и фильтр нижних частот. При восстановлении на приемной стороне цифрового сигнала проводится анализ на появление скачкообразных изменений в декодированном сигнале. При выявлении скачкообразного изменения контролируются последующие квантованные значения и при этом определяется, соответствуют ли они заданными критериям. Если эти критерии выполняются, скачкообразно изменившийся аппроксимирующий сигнал подавляется и заменяется на постоянный уровень напряжения, соответствующий величине перепада передаваемого сигнала.

Недостатком этого устройства является то, что оно не позволяет вести борьбу с пакетными ошибками, возникающими в канале и приводящими к выбросам большой амплитуды в декодированном сигнале, что в свою очередь приводит к резким щелчкам, отрицательно влияющим на слуховое восприятие абонента.

Цель изобретения - повышение достоверности декодирования при наличии пакетных ошибок в канале связи.

Поставленная цель достигается тем, что в устройство, содержащее генератор тактовых импульсов, выход которого соединен с тактовым входом первого регистра сдвига, прямые и инверсные параллельные выходы которого подключены к первым и вторым входам первого элемента эквивалентности, первый коммутатор, выход которого соединен с первым информационным входом второго коммутатора, выход которого через интегратор подключен к входу фильтра нижних частот, выход которого является выходом устройства, дополнительно введены второй регистр сдвига, второй элемент эквивалентности, расширитель пачек символов, делитель частоты на два и третий коммутатор, управляющий вход которого

подключен к выходу первого коммутатора, информационный вход первого регистра сдвига является входом дельта-декодера, последовательный выход первого регистра сдвига соединен с первым информационным входом первого коммутатора и информационным входом второго регистра сдвига, прямые и инверсные параллельные выходы которого подключены к первым и вторым входам второго элемента эквивалентности, выход которого соединен с информационным входом расширителя пачек символов, тактовый вход которого объединен с зходом делителя частоты на два и тактовым входом второго регистра сдвига и

подключен к выходу генератора тактовых импульсов, последовательный выход второго регистра сдвига и выход первого элемента эквивалентности соединены соответственно со вторым информационным и управляющим входами первого коммутатора, прямой и инверсный выходы делителя частоты на два подключены к первому и второму информационным входам третьего коммутатора, выход которого и выход расширителя пачек символов соединены соответственно с вторым информационным и управляющим входами второго коммутатора.

Такое построение схемы позволяет устранить выбросы большого уровня, возникающие после декодирования пораженного пакетными ошибками цифрового сигнала. С помощью предложенного устройства удается повысить отношение сигнал/шум на выходе декодера.

На фиг, 1 представлена структурная схема дельта-декодера ; на фиг.2 - временные диаграммы его работы.

Дельта-декодер содержит генератор 1

тактовых импульсов, первый регистр 2 сдвига, первый элемент 3 эквивалентности, первый 4 и второй 5 коммутаторы, интегратор 6, фильтр 7 нижних частот, делитель 8 частоты на два, второй регистр 9 сдвига, второй

элемент 10 эквивалентности, третий коммутатор 11, расширитель 12 пачек символов.

Элементы 3 и 10 эквивалентности могут быть выполнены на двух элементах И и элементе ИЛИ.

Расширитель 12 пачек символов представляет собой регистр сдвига, п параллельных выходов которого заведены на п параллельных входов элемента ИЛИ.

Делитель 8 частоты на два может быть выполнен на счетном триггере и инверторе, через который подается сигнал на инверсный выход делителя частоты.

Принцип работы дельта-декодера заключается в следующем, Рассмотрим несколько случаев работы устройства.

В первом случае, когда входной цифровой сигнал на искажен пакетными ошибками в канале (фиг.2а), входной сигнал подается на вход дельта-декодера. Пройдя через первый коммутатор 4, второй коммутатор 5, интегратор 6 и фильтр 7 нижних частот, он декодируется в аналоговый сигнал (фиг.2л S(t)). Для простоты и наглядности изложения принципа работы устройства за основу взят линейный дельта-кодек, хотя это не исключает использование любого адаптивного кодека.

Во втором случае (фиг,26) входной цифровой сигнал поражен пакетной ошибкой, длиной Д. Это пакетная ошибка типа Лог.О т.е. несколько информационных импульсов (в данном случае 20) заменяется символами Лог.2. Реально в канале присутствуют пакетные ошибки как вида Лог.О, так и вида лог.1. Следует отметить, что предлагаемое устройство позволяет эффективно бороться как с тем, так и с другим видом пакетных ошибок. Если этот искаженный пакетными ошибками цифровой сигнал пройдет через ту же цепочку,что и неискаженный, без дополнительного преобразования, то на выходе фильтра 7 нижних частот будет присутствовать аналоговый сигнал, изображенный на фиг.2л S (т.). В этом случае имеют место выбросы большой амплитуды как в положительной, так и в отрицательной областях, ограниченные напряжением питания устройства и приводящие к резким щелчкам, существенно снижающим качество принимаемой речевой информации.

В третьем случае предполагается, что искаженный пакетными ошибками сигнал перед подачей его на декодер будет предварительно обработан. В этом случае входной цифровой ДМ-сигнал записывается в первый регистр 2 сдвига. Число тактовых интервалов п, на которое задерживаются информационные импульсы в первом регистре 2 сдвига, соответствует максимальной длине пачек импульсов, состоящих из подряд идущих символов лог.1 или лог.О. имеющих место в неискаженном ДМ-сигнале. Для линейного дельта-кодека число п можно найти по формуле

п Рт/2тмин где FT - частота дискретизации сигнала;

fMHH минимальная частота спектра

входного сигнала.

Если частота дискретизации сигнала равна 16 кГц, а минимальная частота спектра стандартного телефонного канала рав0 няется 300 Гц, то п 26. Число разрядов первого 2 и второго 9 регистров сдвига и расширителя 12 пачек символов берется не меньше 26. Следует заметить, что для адаптивных видов дельта-модуляции, которые

5 применяются в реальных системах связи, число п, как правило, не превышает 10 и должно быть рассчитано для каждого конкретного типа кодекса. Таким образом, устройство позволяет эффективно бороться с

0 пакетными ошибками длиной Д: .

Верхняя граница здесь определена исходя из теории речеобразования для скорости передачи 16 кбит/с. Для других

5 скоростей передачи она может быть рассчитана аналогично и не должна превышать длительности слога речевого сигнала, равного 200 мс.

Устройство работает следующим обра0 зом.

Как только в первый регистр 2 сдвига записывается пачка импульсов, состоящая из символов лог.1 или лог. О длиной больше или равной п, то на выходе первого

5 элемента 3 эквивалентности появляется сигнал лог.1(фиг,2г). Он будет присутствовать там до тех пор, пока на информационном входе первого регистра 2 сдвига будет иметь место эта длинная пачка импульсов,

0 т.е. до прихода первого противоположного по уровню всей пачке импульса. Сигнал лог.1 с выхода первого элемента 3 эквивалентности подается на управляющий вход первого коммутатора 4, тот в свою очередь

5 переключается и на его выходе появляется сигнал с выхода второго регистра 9 сдвига. Он представляет собой входной цифровой сигнал, но задержанный на 2п тактовых интервалов, Таким образом, на вход интегра0 тора 6 некоторое время поступать предыдущий информационный пакет, состоящий из п импульсов. Наличие этого звена является необходимым и будет подробно разъяснено ниже. Сигнал с последователь5 ного выхода первого регистра 2 сдвига поступает на информационный вход второго регистра 9 сдвига. Работа его происходит аналогично работе первого регистра 2 сдвига. При заполнении его п разрядов символами лог.1 либо лог.О, но уже с задержкой

на п тактовых интервалов на выходе второго элемента 10 эквивалентности появится сигнал лог.1 но он уже будет задержан по отношению к сигналу на входе первого регистра 2 сдвига на 2п тактовых интервалов. С выхода второго элемента 10 эквивалентности этот сигнал подается на информаци- онный вход расширителя 12 пачек символов. Этот блок предназначается для расширения сигнала лог.1 на управляемом входе второго коммутатора 5 до длительности пакетной ошибки в сигнале на входе устройства, так как в первом регистре 2 сдвига происходит проглатывание первых п импульсов, необходимых для срабатывания первого элемента 3 эквивалентности. На первый информационный вход второго коммутатора 5 подается сигнал с выхода первого коммутатора 4, а на второй информационный вход - сигнал с выхода третьего коммутатора 11. Этот сигнал представляет собой меандр полутактовой частоты с выхода делителя 8 частоты на два. В зависимости от вида последнего символа в информационной последовательности, стоящего перед пакетом ошибок он имеет вид либо прямой либо инверсный. Наличие третьего коммутатора 11 обусловлено необходимостью оценки момента подачи сигнала полутактовой частоты на вход интегратора 6. Таким образом, предварительная обработка сигнала перед декодированием осуществляется в несколько этапов. На первом этапе с помощью первого регистра 2 сдвига и первого элемента 3 эквивалентности происходит фиксация пакетной ошибки длиной, превышающей п тактовых интервалов. Расчетные и экспериментальные данные показывают, что если длина пакетной ошибки соизмерима с длиной максимальной пачки символов лог.О в неискаженном ДМ-сиг- нале, то целесообразно заменить такой пакет на предыдущий информационный пакет такой же длины, что и происходит в данном устройстве.

Второй положительной стороной данного этапа является возможность исключения ошибочной обработки сигнала в том случае, когда пакетная ошибка накладывается на длинную пачку неискаженных символов лог.1 или лог.О. Предположим, в информационном сигнале действует пачка импульсов вида лог,1 длиной п,а на нее накладывается пакетная ошибка вида лог.1 длиной, равной или несколько большей п, или пакетная ошибка начинает действовать сразу же по окончании информационной пачки. Во всех этих случаях информационная пачка пропадает и воспринимается как пакетная ошибка, Значит

первый этап обработки сигнала позволяет избавиться также и от этих нежелательных эффектов, возникающих при обработке сигнала перед декодированием. На втором этапе с помощью второго регистра 9 сдвига и второго элемента 10 эквивалентности происходит фиксация длины пакетной ошибки и, если она превышает число 2п, выносится решение о подключении сигнала полутакто0 вой частоты на вход интегратора 6 с выхода третьего коммутатора 11, который в зависимости от сигнала на управляющем входе подключает на свой выход либо прямой, либо инверсный сигнал с выхода делителя 8

5 частоты на два. На третьем этапе с помощью расширителя 12 пачек символов происходит восстановление длительности информационного пакета, пораженного пакетной ошибкой. Такой пораженный пакетными

0 ошибками, но предварительно перед декодированием обработанный сигнал после де- кодирования будет иметь вид, представленный на фиг.2л S(t),

Как видно из тактовых диаграмм, с по5 мощью такой трехэтапной обработки цифрового сигнала удается не только устранить выбросы большой амплитуды в декодированном сигнале, но и максимально сохранить структуру информационного сигнала и

0 в соответствии с теорией речеобразования значительно улучшить субъективное восприятие речевого сигнала,

После окончания действия пакетной ошибки сначала первый регистр 2 сдвига,

5 затем второй регистр 9 сдвига, затем расширитель 12 пачек символов,приходят в исходное состояние, первый коммутатор 4 подключает на свой выход сигнал с последовательного выхода второго регистра 9 сдви0 га, затем второй коммутатор 5 подключает на вход интегратора 6 выход первого коммутатора 4 и устройство возвращается в исходное состояние, входной цифровой сигнал поступает на вход интегратора б и далее на

5 фильтр 7 нижних частот, но с задержкой на 2 п тактовых интервалов, что никак не сказывается на работе дельта-декодера, Заметим, что для наглядности сигналы S(t); S (t); S(t) на фиг.2л приведены без учета задер0 жек, возникающих в первом 2 и втором 9 регистрах сдвига.

Следует также заметить, что в реальных устройствах применяются интеграторы с утечкой, т.е. уровень выходного сигнала при

5 декодировании обработанной предлагаемым способом пакетной ошибки не будет сохраняться постоянным, как показано на фиг,2л S(t), а будет стремиться к нулю. Это уточнение только улучшает работу декодера, так как неизвестен уровень информяционного сигнала в момент окончания действия пакетной ошибки, он может находиться как в положительной так и в отрицательной области и лучше всего начинать работу интегратора 6 с нулевого уровня.

Выигрыш от применения такого дельта-декодера в каналах связи, где пакетные ошибки могут достигать длины 100 и более тактовых интервалов, составляет не менее 3 дБ. Использование предложенного устройства позволяет повысить достоверность приема сигнала в условиях воздействия пакетных ошибок в канале. Достоверность приема сигнала удается повысить за счет устранения нежелательных щелчков, возникающих из-за влияния пакетных ошибок на цифровой информационный сигнал, существенно снижающих качество принимаемой информации.

Устройство может быть использовано в каналах связи с дельта-модуляцией, работающих в условиях воздействия пакетных ошибок, в частности наибольший эффект может быть получен в системах подвижной радиосвязи, где процент пакетных ошибок различной длины, обусловленный разного рода замираниями, достаточно высок. Формула изобретения Дельта-декодер, содержащий генератор тактовых импульсов, выход которого соединен с тактовым входом первого регистра сдвига, прямые и инверсные паралельные выходы которого подключены к первым и вторым входам первого элемента эквивалентности, первый коммутатор, выход которого соединен с первым информационным входом второго коммутатора, выход которого через интегратор подключен к входу фильтра нижних частот, выход которого является выходом дельта-декодера, отличающийся тем, что, с целью повышения достоверности декодирования при наличии пакетных ошибок в канале связи, в дельта-декодер введены второй регистр сдвига, второй элемент эквивалентности, расширитель пачек символов, делитель частоты на два и третий коммутатор, управляющий вход которого подключен к выходу первого коммутатора, информационный вход первого регистра сдвига является входом дельта-декодера, последовательный

выход первого регистра сдвига соединен с первым информационным входом первого коммутатора и информационным входом второго регистра сдвига, прямые и инверсные выходы которого подключены к первым

и вторым входам второго элемента эквивалентности, выход которого соединен с информационным входом расширителя пачек символов, тактовый вход которого объединен с входом делителя частоты на два и

тактовым входом второго регистра сдвига и подключен к выходу генератора тактовых импульсов, последовательный выход второго регистра сдвига и выход первого элемента эквивалентности соединены соответственно

с вторым информационным и управляющим входами первого коммутатора, прямой и инверсный выходы делителя частоты на два под- ключены к первому и второму информационным входам третьего ком мутатора, выход которого и выход расширителя пачек символов соединены соответственно с вторым информационным и управляющим входами второго коммутатора.

с

с с

Wks-socsjtsQj Sc

Составитель Г.Шемякин Редактор Н.Лазоренко Техред М.Моргентал

Корректор В.Гирняк