Устройство фиксации импульсов Советский патент 1988 года по МПК H03G3/20 

Ш1

гв9 пвроа

Staoa

Изобретение относится к радиотехнике, а именно к рапмоириемным и усилительным устройствам и может найти применение в радиолокации автома- тике и других областях.

Цель изобретения - повышение точности временной фиксации импульсов в большом диапазон изменения амплитуд и независимо от длительности передне го фронта.

На чертеже представлена структурная схема устройства фиксации импульсов в большом динамическом диапазоне амплитуд.

Устройство состоит из каскадов ус лителя 1.1-1.П, анализаторов амплитуд 2.1-2(п+1), преобразователя 3 позиционного кода в параллельньй код, параллельного регистра 4, первого блока 5 сравнения, сумматора 6, второго блока 7 сравнения, триггера 8, выходного регистра 9, элемента ИЛИ 10.,Выходы каскадов усилителя 1 соед нены с выходами анализаторов 2 амплитуд, выходы которых соединены с входами преобразователя 3 позиционного кода в параллельный код, выход которого соединен с первыми входами параллельного регистра 4, первого блока 5 сравнения и сумматора 6, второй выход которого соединен с шиной кода нижнего значения порога, а выход, соединен с первым входом второго блока 7 сравнения, выход паралг лельного регистра 4 соединен с вторыми входами блоков 5 и 7 сравнения, выход второго блока 7 сравнения соединен с первым входом триггера 8 и первым входом элемента ИЛИ 10, выход первого блока,5 сравнения соединен с вторыми входами RS-триггера 8, вто рого регистра 9, элемента ИЛИ 10 выход элемента ИЛИ 10 соединен с вто- рым входом регистра 4, триггер 8 выходом соединен с первым входом второго регистра 9, счетный вход которого подключен к шине тактовой частоты, а выход второго регистра 9 является выходом логического блока и устройства. ..

Устройство работает следукицим образом.

Входной сигнал усиливается п-кас- кадами усилителя 1,1-1.п (в случае усиления радиоимпульсов на вьгеоде каждого каскада перед входом каждо-

Q

5

0 5 о Q с

5

5

го анализатора амплитуд устанавливаются детекторы),

С выходов каскадов усилителя 1.1-1.П сигнал поступает на входы анализаторов амплитуд 2.1-2(п+1), представляющих собой компараторы.

В случае превьш1ения импульсом определенного порога на выходе анализатора амплитуд появляется 1, на выходе остальных анализаторов амплитуд устанавливается логический О, таким образом, при увеличении уровня сигнала, увеличивается количество анализаторов амплитуд, на выходе которых устанавливаются ло- гшшские 1, начиная с последнего.

Полученный позиционный код преобразуется в двоичный код преобразователем 3 позиционного кода в двоичный код, которьй представляет собой постоянное запоминающее устройство, на адресный вход которого поступает, позиционный код и осуществляется выборка -ячейки с соответствующим двоичньп-г кодом.

Двоичгый код с выхода преобразователя 3 позиционного кода поступает на вход блокс1 5 сравнения и в сумматор 6. На входе блока 5 сравнения сравниваются значения двоичного кода, записанные в блоки 4 и 3, если значение двоичного кода (ДК) блока 3 больше, чем значение ДК блока 4, срабатывает блок 5 сравнения, сигнал с выхо- :да которого обеспечивает запись ДК в блок 4 по сигналу блока 10 из блока 3, установку в нулевое положение регистра 9, а триггер 8 - в положение

ч 4 It.

I

Во время действия фронта входного импульса значение ДК блока 3 всегда больше значения ДК блока 4. Следова- тельно, блок 7 сравнения всегда включен и обеспечивает установку выходного регистра в О, а триггер 8 - в 1.

В момент времени, когда двоичный код на выходах блоков 3 и 4 одинаков, что соответствует вершине входного импульса, блок 5 сравнения не срабатывает (момент фиксации начала длительности импульса), сигнал установки на регистр 9 не поступает и в него записывается информация о длительности входного импульса.

Одновременно в сумматоре 6 происходит суммирование текущего значения ДК с кодом нижнего порога.

Код суммы с выхода сумматора 6 поступает на первый вход второго блока 7 сравнения, где сравнивается с значением кода уровня сигнала, хр нящимся в параллельном регистре 4. Если значение кода суммы в блоке 6 больше, чем значение кода, хранящегося в регистре 4, блок 7 сравнения не срабатывает и не влияет на работу устройства.

В момент, когда значение кода суммы в блоке 6 меньше, чем значение кода, хранящегося в регистре 4, срабатывает блок 7 сравнения, сиг- нал с выхода которого обеспечивает разрешение записи информации в регистр 4 нового значения с блока 3 и устанавливает триггер 8 в положение О, тем самым запрещает -.-запись информации в регистр 9.

Таким образом, в выходной регистр 9 будет записана информация о длительности импульса, а сигналы с выходов блоков 5 и 7 сравнения являются устройствами обнаружения фронтов выходного импульса, при этом уменьшается ошибка фиксации временного положения выходного импульса, поскольку ошибка слабо зависит от длительности переднего фронта и нестабильности блоков анализаторов амплитуд.

Формула изобретения

Устройство фиксации импульсов, содержащее п соединенных последователь

5

5

0

5

но каскадов усилителя, к выходам которых и к входной шине подключены входы соответствующих (п+1) анализаторов амплитуды, выходами подключенных через логический блок к выходной шине, отличающееся тем, что, с целью повьш1ения точности фиксации временного положения импульса, логический блок содержит преобразователь позиционного кода в двоичный, два регистра, два блока сравнения, сумматор, RS-триггер, элемент ИЛИ, шину кода порога и шину тактовой частоты, при этом адресные входы преобразователя позиционного кода в двоичный являются входами логического блока, информационные выходы его подключены к входам параллельного регистра, к входу первого блока сравнения и к входу сумматора, второй вход которого соединен с шиной кода порога, а выход - с первым входом второго блока сравнения, второй вход которого Соединен с выходом параллельного регистра и вторым входом первого блока сравнения, подключенного выходом к S-входу RS-триггера, к установочному входу второго регистра и через элемент ИЛИ к входу разрешения записи параллельного регистра, выход второго блока сравнения соединен с вторым входом элемента ИЛИ, с R-BXO- дом RS-триггера, выход которого соединен с информационным входом второго регистра, счетный вход которого соединен с шиной тактовой частоты, а выход - с выходом логического блока, являюш,егося выходом устройства.

Изобретение относится к области радиотехники, в частности, к радиоприемным и усилительным устроив ствам, и может быть использовано в радиолокации, автоматике и других областях. Целью изобретения является повьш1ение точности временной фиксации импульсов в большом диапазоне изменения амплитуд независимо от длительности переднего фронта. Устройство содержит несколько каскадов усилителей 1-1-1-п, анализаторов 2-1-2-п амплитуды, преобразователь 3 позиционного кода в параллельный, параллельный регистр 4, блоки 5 и 7 сравнения, сумматор 6, триггер 8, выходной регистр 9, элемент ИЛИ 10, При работе устройства в выходной регистр записьгоается информация о длительности импульса, а сигналы с выходов блоков 5 и 7 сравнения ис- пользувдгся для обнаружения фронтов выходного импульса. При этом уменьшается ошибка фиксации временного положения выходного импульса, поскольку ошибки практически не зависят от длительности переднего фронта и нестабильности анализаторов амплитуд. 1 ил. (Л