Устройство записи цифровой информации на магнитный носитель Советский патент 1988 года по МПК G11B5/09 

4

о

ел СП

Изобретение касается записи цифровой информации. Цель изобретения - повышение плотности записи. Входной информационный поток разбивается на кодовые комбинации, состоящие из двух соседних символов. Формирование синусоидального сигнала осуществляется генератором 9, вырабатывающим синусоидальный сигнал с частотой, равной половине частоты входных TaKTOBjaix импульсов. Инвертор 11 изменяет фазы синусоидального сигнала на 180°. Аттенюаторы 10 и 12 осуществляют формирование сигналов необходимой амплитуды. 3 ил. со

./

Изобретение относится к области записи цифровой информации и может быть использовано в аппаратах цифровой магнитной записи с высокой плотностью.

Цель изобретения - повышение плотности записи.

На фиг. 1 приведена функциональная схема устройства записи; на фиг. 2 - временные диаграммы работы устройства; на фиг. 3 - принципиальная схема блока формирования управляющих кодов.

Устройство содержит делитель 1, подключенный выходом через последовательно соединенные блок 2 формирования управляющих кодов и аналоговый коммутатор 3 к магнитной головке 4 записи, преобразователь 5, первый вход которого соединен с входной щиной 6 информации, а выход - с вторым входом блока 2 формирования управляющих кодов, третьим входом подключенного через блок 7 задержки с входной шиной 8 тактовых импульсов, с вторым входом преобразователя 5, входами делителя 1 и генератора 9 синоусидального сигнала, выход которого соединен с входом первого аттенюатора 10 непосредственно и через фазовый инвертор 11 с входом второго аттенюатора 12, выходы первого 10 и второго 12 аттенюаторов подключены к соответствующим информационым входам аналогового коммутатора 3.

Устройство работает следующим образом.

Двоичный сигнал (фиг. 2.а) поступает по входной щине 6 информации, преобразуется в преобразователе 5 в последовательность «без возвращения к нулю (БВН) (фиг. 2.в), которая задерживается (фиг. 2.г) в блоке 7 задержки на тактовый период последовательности тактовых импульсов (фиг. 2.6), поступающих по входной щине 8 тактовых импульсов. Последовательность импульсов с выхода преобразователя 5 и с выхода блока 7 задержки поступает соответственно на второй и третий входы блока 2 формирования управляющих кодов, на первый вход которого поступает сигнал с частотой, в два раза ниже (фиг. 2.д) частоты входных тактовых импульсов с выхода делителя 1.

На первом, втором и третьем выходах блока формирования управляющих кодов формируются соответствующие сигналы (фиг. 2,е, 2.ж, 2.з). Формирование этих кодов осуществляется следующим образом (фиг. 3). Последовательность сигналов в виде кода БВН поступает на вход первого элемента И 13, на второй вход которого поступает с выхода инвертора 14 инверсная последовательность тактовых импульсов с частотой, равной половине частоты исходной последовательности тактовых импульсов. С выхода первого элемента И 13 последовательность поступает на информационный вход первого D-триггера 15, на синхронизирующий вход которого поступает сигнал с выхода инвертора 14. Таким образом на

выходе первого D-триггера 15 формируется первый разряд управляющего кода. Формирование второго разряда управляющего кода происходит аналогично через элемент И 16 на выходе второго D-триггера 17.

Формирование третьего разряда управляющего кода происходит следующим образом. Сигналы с выхода первого 15 и второго 17 D-триггеров поступают на элемент ИЛИ 18, с выхода которого сигнал посту0 пает на входы I и К 1К-триггера 19. На синхронизирующий вход 1К-триггера поступает последовательность импульсов (тактовых) с частотой, равной половине частоты следования входных тактовых импульсов. Таким

образом происходит формирование трехразрядного управляющего кода.

Кодирование информации в устройстве записи происходит следующим образом. Входной информационный поток разбивается на Q кодовые комбинации, состоящие из двух соседних симолов. Кодовой комбинации 00 ставится в соответствие нулевой уровень, а комбинациям 01, 10, 11 ставятся в соответствие элементарные сигналы с амплитудами соответственно U, 2/3U, 1/3U. Фаза эле5

ментарного сигнала в каждый следующий

тактовый интервал изменяется на 180° по сравнению с предыдущим тактовым интервалом за исключением комбинации 00. Формирование синусоидального сигнала осущест- вляется синхронизируемым генератором 9 си- нусоидального сигнала, вырабатывающим синусоидальный сигнал с частотой, равной половине частоты входных тактовых импульсов. Фазовый инвертор 11 осуществляет изменение фазы синоусидального сигнала на 180°. Первый 10 и второй 12 аттенюаторы осуществляют формирование сигналов необходимой амплитуды. Изменение фазы элементарного сигнала в каждом тактовом интервале обеспечивает отсутствие межсимвольной интерференции в воспроизводимом 0 сигнале. Длительность элементарного сигнала соответствует удвоенной длительности тактового интервала исходного информационного потока. Записываемый и воспроизводимый сигналы представлены соответственно на фиг. 2.Л и 2.М.

5

5

Формула изобретения

Устройство записи цифровой информации на магнитный носитель, содержащее

головку записи, блок задержки, первый вход которого через преобразователь подключен к входной щине информации, входную щину тактовых импульсов, соединенную с вторым входом преобразователя, через синхронизируемый генератор синусоидального

сигнала - р входом фазового инвертора, отличающееся тем, что, с целью повышения плотности записи, в него введены аналоговый коммутатор, выходом подключенный к

головке записи, первый и второй аттенюаторы, раздельные выходы которых подключены к соответствующим информационным входам аналогового коммутатора, делитель, соединенный входом с входной шиной тактовых импульсов и -с вторым входом блока задержки, блок формирования управляющих кодов, включенный между входом делителя и управляющими входами анаа

К

А

м

, /

А

V

логового коммутатора, при этом вход первого аттенюатора соединен с выходом синхронизирующего генератора синусоидального сигнала непосредственно и через фазовый инвертор - с входом второго аттенюатора, второй вход блока формирования управляющих кодов подключен к выходу преобразователя, а третий вхОд - к выходу тока задержки.

XX

фиг. 2

to

i