Преобразователь отношения двух напряжений в код Советский патент 1991 года по МПК H03M1/46 

ч

fe

Изобретение относится к цифровой измерительной технике и может быть использовано в системах, в которых регулирующим параметром является отношение разности сигналов к их сумме. Цель изобретения - расширение области применения, путем преобразования отношения дифференциальной составляющей двух напряжений к их сумме. Устройство содержит первый и второй управляемые аттенюаторы 1 и 2, компаратор 3, блок выработки кода, выполненный на блоке 4 управления, коммутаторе 5, тактовом генераторе 6 и коммутаторе 7. 1 з.п. ф-лы, 5 ил.

а ю ел ел о

Фиг.1

Изобретение относится к цифровой измерительной технике и может быть использовано в системах автоматического регулирования, в которых регулирующим параметром является отношение разности сигналов к их сумме.

Цель изобретения - расширение области применения путем преобразования отношениядифференциальнойсоставляющей двух напряжений к их сумме.

Функциональная схема устройства представлена на фиг.1; на фиг,2 - схема блока управления; на фиг.З - функциональная схема тактового генератора; на фиг.4 - временные диаграммы работы устройства; на фиг.5 - схема блока запуска (пример вы- полнения),

Устройство (фиг.1) содержит первый и второй управляемые аттенюаторы 1 и 2, компаратор 3, блок выработки кода, выполненный на блоке 4 управления, коммутато- ре 5, тактовом генераторе 6, коммутаторе 7.

Блок 4 управления (фиг,2) содержит регистр 8 сдвига, инвертор 9, триггеры 10, элементы И 11,12,13 и блок запуска 14.

Тактовый генератор 6 (фиг.З) содержит генератор 15 опорной части, делитель 16 частоты на 2 и линию задержки 17.

Блок запуска 14 представляет собой формирователь одиночных импульсов и может содержать кнопку и RC-цепочку или быть выполнен по другой известной схеме ждущих генераторов импульсов (одновиб- раторов).

Работает устройство следующим образом.

Входными сигналами устройства являются однополярные постоянные напряжения, снимаемые, например, с потенциометрических датчиков либо сформированные из переменных напряжений путем их выпрямления и фильтрации.

При подаче команды Измерение (команда подается с блока запуска 14 на вход параллельной записи информации регистра 8 блока 4 управления) в первый разряд регистра 8 записывается логическая единица, а в остальные разряды - логические 0.

На фиг.4 изображена временная циклограмма работы генератора 6, регистра 8, которая определяет последовательность операций. На фиг.4.а показано распределение импульсов с линии задержки 17 (выход 18) тактового генератора 6; на фиг.4,б-распределение импульсов с делителя частоты на 2 (выход 19) генератора 6; на фиг.4,в,г,д- напряжения (логические 0 и 1) на выходах регистра 8, первом, втором и третьем (1-й выход соответствует 2-му разряду регистра).

По переднему фронту первого импульса с делителя частоты генератора 6 (фиг.4б) на первом выходе регистра 8 блока 4 управления устанавливается логическая 1 (фиг.4,в), в регистре происходит сдвиг логической 1 с первого разряда во второй разряд, В зависимости от состояния компаратора 3, сигнал с которого поступает на первый вход И 11 и через инвертор 9 - на первый вход И 12, по первому импульсу с линии задержки (выход 12) генератора 6 (см. фиг,4) происходит установка триггеров 10 в начальное состояние и соответственно на верхнем и нижнем (фиг. 1) выходах блока 4 управления аттенюаторами формируются прямой (N1) и обратный (N2) коды, которые могут быть представлены как:

Ni am-am-i...a2 ai N01, (1)

N2 im am-1 ... 32 ai N02 (2) или

Ni am -am-1 ...3231 N01, N2 ... 3231 + N02,

где ai - состояние i-го разряда (триггера) блока 4;

i I ...m , ai 1, ai 0;

m - старший разряд,

При наличии на входах управляемых аттенюаторов 1 и 2 постоянных однополярных напряжений Vi и V2 на их выходах формируются сигналы

Ukl KViNi ,

Uk2 KV2N2, где К - коэффициент пропорциональности.

Напряжения сравниваются компаратором 3 и на его выходе в зэвисимости от знака разности между Uki и Uk2 образуется единичный или нулевой уровень, воздействующий на элемент И 11 и через инвертор 9 на элемент И 12. С входа 18 сигнал (первый импульс) поступает либо на R-входы триггеров 10 и S-вход триггера 10 старшего разряда, либо на 5 входы триггеров 10 и на R-вход триггера 10 старшего разряда. Тем самым в зависимости от уровня сигнала с компаратора 3, а значит, и от уровней входных сигналов И 1, И 2 триггеры 10 устанавливаются либо в одно состояние, либо в другое (исходное состояние), на их выходах образуются коды, причем значение кода N1 на верхнем выходе блока 4 (фиг.1) соответствует, например, при Uki Uk2 правой части выражения (1), а кода N2 на нижнем выходе блока 4-пра- вой части выражения (2). Во втором случае, например, при Uki Uk2 значение кода Ni на верхнем выходе блока 4 соответствует правой части выражения (2), а кода N2 - значению на нижнем выходе блока 4.

При поступлении второго импульса (фиг.4а) с линии задержки генератора 6 состояние триггеров (коды Nt.Na) подтверждается.

При поступлении второго импульса (фиг.4,6) с делителя частоты генератора 6 начинается процесс поразрядного уравновешивания напряжений Uki и Uk2, в результате которого напряжения Uki и Uk2 становится равными (Uki Uk2).

По переднему фронту второго импульса (фиг.4,6) на втором выходе регистра 8 (фиг.4.г)устанавливается логическая 1, которая дает разрешение на прохождение третьего импульса (фиг.4,а) на счетный вход триггера 10. т-1 через элемент И 13. т-1.

Компаратор 3 подает на управляющие входы К-триггера 10(т-1)-го разряда такие напряжения, что триггер сработает по импульсу (3-му импупьсу фиг,4.а) поступающему на его счетный вход С, При срабатывании триггера изменятся коэффициенты передачи аттенюаторов 1 и 2, что приведет к изменению выходных напряжений Uki Uk2. Если напряжение на выходе компаратора 3 не поменяется, то второй импульс (четвертый импульс (фиг,4,а), поступающий на счетный вход триггера 10 (m-1)-ro разряда, подтвердит его состояние. При изменении напряжения на выходе компаратора 3 по второму импульсу, поступающему на счетный вход триггера 10 т-1, триггер 10. гл-1 установится в исходное состояние.

По началу третьего импульса (фиг.4,6) на третьем выходе регистра 8 появится логическая 1, что дает разрешение на прохождение пятого импульса (фиг.5,а) через элемент И 13 (т-2)-го разряда на счетный вход триггера IO.m-2. Триггер 1Q.m-2 начинает работать аналогично триггеру Ю.лп-1. Работа следующих триггеров (младших разрядов) аналогична работе триггеров 10.т-1 и Ют-2. По окончанию работы триггера 10 первого разряда напряжения Uki и Uk2 на выходах аттенюаторов 1 и 2 становятся равными. Начальный код NI увеличится, а начальный код N2 уменьшится при , что приведет к соответствующему изменению началь- ных выходных напряжений Uki и Uk2 аттенюаторов, приводящему к равенству Uki и Uk2

или Ui NYI U2 Nv21 где NYI и Nv2 - коды, установившиеся на верхнем и нижнем выходах блока 4 после уравновешивания выходных напряжений аттенюаторов.

Описанный процесс аналогичен процессу, протекающему в аналого-цифровых преобразователях поразрядного уравновешивания.

Как следует из выражений (1) и (2), коды, образующиеся на выходах 18 и 19 блока 4 управления, взаимно инверсны, и их можно представить в виде

NҐ2

Ny, NV2

NYI

N01 + AN)

rtpuU,U,

N01 - uNj

M 01 - UN

VnputVUj N01 ANJ

где Мел vi N02 - начальное числовое значе- ние кодов, установленных по первому импульсу с генератора б после команды Измерение ;аМ - величина, на которую изменились начальные коды в процессе уравновешивания (соответствует коду NYI без учета старшего т-разряда).

Из (1) следует, что

NOI N02 + 1, в связи с чем можно принять

No UvNvi U2-Nv2

Ui(Noi + AN) U2 (N02 - A N) или Ui (No + AN) U2 (No - AN)

UiNo + Ui AN U2 No - U2 AN

UiAN + U2AN -UiNo + U2No,

25

U-Ui

Ui +U2

N

о /

0

5

0

0

5

Таким образом, на выходах блока управления 4 формируется код (прямой на одном выходе и обратный на другом) без учета старших разрядов, реализующий формулу AN.

Код, соответствующий значению AN, образовавшийся на одном из выходов блока 4 без старшего разряда, поступает на коммутатор 5 или 7 с помощью старшего разряда подключается к выходу устройства. Логическая 1 в старшем разряде включает соответствующий коммутатор.

Таким образом, устройство формирует код, пропорциональный отношению разности входных напряжений к их сумме, без использования решающего устройства. Бы- 5 стродействие формирования кода AN определяется главным образом количеством разрядов блока 4 управления, что в несколько раз выше быстродействия ЭВМ, выполняющей деление.

Формула изобретения

первым входом блока управления является тактовый вход регистра сдвига, вторым входом являются первые входы т+1 элементов И, третьим входом является вход инвертора, второй вход m-го элемента И и l-входы триггеров с первого по (т-1), а выход инвертора подключен к второму входу (гтн-1)-го элемента И и к К-входам триггеров с первого по (т-1)-й, третьи входы М-го и (m+1)-ro элементов И подключены к первому выходу регистра сдвига, выход m-го элемента И соединен с R-входами триггеров с первого по (т-1)-й и S-входом m-го триггера, а выход (m+1)-ro элемента И подключен к S-входам триггеров с первого по (т-1)-й и R-входу т-го триггера, вторые входы элемента И с первого по (т-1)-й подключены к соответствующим вторым входам регистра сдвига, а выходы элементов И с первого по (т-1)-й соединены соответственно с С-входами триггеров с первого по (т-1)-й, выход блока запуска подключен к входу записи регистра сдвига, прямые выходы триггеров с первого по m-й являются соответственно первыми разрядными выходами блока, а инверсные выходы - вторыми разрядными выходами блока, причем прямой и инверсный выходы m-го триггера являются соответственно выходами старшего разряда первых и вторых разрядных выходов блока.

/#/

Фиг.З

+u

Выл.