Преобразователь частоты Советский патент 1988 года по МПК H02M5/27 

г-Л

i-01 ,,,

1I - .- I

i/ffx.

r

г-Л

-п (О

(Л

5

oo

N3

00

N

фигЛ

1

: Изобретение относится к преобразовательной технике, в частности к бестрансформаторным преобразователям переменного напряжения одной частоты в переменное напряжение другой частоты.

Целью изобретения является повышение качества выходного напряжения.

На фиг. 1 представлена схема преобразователя частоты; на фиг. 2 - схема управления полностью управляемых ключевых элементов и разрядных ключей переменного тока, Е ходящих в блок управления; на .фиг. 3 и 4 - диаграммы напряжений на от- дельных элементах схемы; на фиг. 5 - схема управления дополнительно введенными ключами переменного тока, входящая в блок управления.

Преобразователь частоты (фиг. 1) содер- ;жит два запо.микающих конденсатора 1, 2, первые объединенные обкладки которых связаны с точками 3, 4 через первый 5 и Бторой 6 ключевые элементы, выполненные :в виде встречно-параллельно соединенных |полностью управляемых вентильных эле- Уентов 7, 8 и 9, 10, а вторые обкладки конденсаторов - с первыми 11 и 12 силовыми электродами разрядных ключей 13 и 14 переменного тока и с точками 3, 4 через третий 15 и четвертый 16 ключевые элементы, выполненные в виде встречно-параллельно соединенных полностью управляемых вентильных элементов 17, 18 и 19, 20, и блок 21 ;управления, причем объединенные обкладки :запоминающих конденсаторов 1, 2 под- ключены к первому 22 выходному выводу, ;вторые силовые электроды 23, 24 ключей 13, П4 переменного тока объединены п подключены к второму выходному выводу 25.

При этом блок 21 управления содержит :(фиг. 2) первый формировате;1ь 26 прямоугольного напряжения, подключенный к входным выводам, а выходами -- к соответствующим первым входам первой пары двух- входовых логических элементов И 27, 28 и к выходу первой фазосдвигаюн1,ей схемы 29, выходы которой подключены к вторым рходам пары логических элементов И 27, 28, первую пару трехвходовых логических элементов И 30, 31, подключенных своими первыми и вторыми входами к соответствующим выхода.м упомянутого формирователя 26 и двух амплитудных компараторов 32, 33, входы которых связаны с различными запо.минающи.ми конденсаторами 1. 2 и источником 34 задающего напряжения, а также вторую пару трехвходовых /югичес- ких элементов И 35, 36, первые и вторые входы которых юдключены к соответствующим выходам первой пары двухвходовых логических элеме{1тов И 27, 28 и к выходам пары логических элементов НЕ 37, 38, входами подключенных к соответствующим выходам указанных а.мплитудных компараторов

03287

2

32, 33, первую и вторую пару двухвходовых логических элементов ИЛИ 39, 40 и 41, 42, выходы которых связаны с управляющими электродами ключевых элементов 8, 20; 10, 18; 9, 17; 7, 19; третью пару трехвходо- вых элементов И 43, 44, подключенных своими первыми и вторыми входами к соответствующим выхода.м первой пары двухвходовых логических элементов И 27, 28 и к выходам пары логических элементов НЕ 37, 38,

10 входами подключенных к соответствующим выходам указанных амплитудных компараторов 32, 33, первую и вторую пары двухвходовых логических элементов ИЛИ 39, 40 и 41, 42, выходы которых связаны с управ12 ляюп1,ими электродами ключевых элементов 8, 20; 10,18; 7, 19; третью пару трехвходовых элементов И 43, 44, подключенных своими первыми и вторыми входами к соответствующим выходам первой пары двухвходовых логических элементов И 27, 28 и к выходам

20 пары логических элементов НЕ 37, 38, четвертую пару трехвходовых логических элементов И 45, 46, подключенных своими первыми и вторыми входами к соответствующим выходам первого формирователя 26 и ука25 занных амплитудных компараторов 32, 33, вторую фазосдвигуюндую схему 47 и второй формирователь 48 прямоугольного напряжения, вход которого соединен с источником 34 задающего напряжения, а выход - с второй фазосдвигающей схемой 47, вторую и

30 третью нары двухвходовых логических элементов И 49, 50 и 51, 52, соединенных входами с соответствуюн1.ими выходами второй фазосдвигающей схемы 47 и второго фор- .мирователя прямоугольного напряжения 48, а выходами - с третьими входами упомяну35 тых трехвходовых логических элементов И 30, 31, 43, 44, 35, 36, 45, 46, выходы которых подключены к соответствующим входам упомянутых двухвходовых логических элементов ИЛИ 39-42, четвертую и пятую па40 ру двухвходовых логических элементов И 53, 54 и 55, 56, входы которых связаны с различными выходами упомянутых формирователей 26, 48, третью пару двухвходовых логических элементов ИЛИ 57, 58., входы кото- рых подключены к выходам четвертой и пятой пар двухвходовых логических элементов И 53-56, а выходы - к управляющим электродам разрядных ключей переменного тока 14, 13.

На фи1 . 3 пре.аставлены напряжение 59

50 сети, подаваемое на входные выводы, напряжение 60, формируемое на выходе источника 34 задаюншго напряжения, напряжение 61 на выходных выходах преобразователя, напряжения 62 и 63, получаемых на выходах первого формирователя 26 прямоуголь55 ного напряжения, напряжения 64, 65, фор- .мируе.мые на выходах первой фазосдвигаю- П1ей схемы 29, выходные напряжения 66, 67

второго формирователя 48, выходные напряжения 68, 69 второй фазоедвигающей схемы 47, напряжения 70-73, поступающее на ключевые элементы 9, 17; 10, 18; 7, 19; 8, 20 соответственно с выходов двухвходо- вых логических элементов ИЛИ 41, 40, 42, 39.

В преобразователь частоты (фиг. 1) дополнительно введены п ключей переменного тока 74.1...74.П и согласующий трансформатор 75, концы первичной обмотки которого подключены к входным выводам, п вторичных обмоток 76.1...76.П соединены последовательно и первый конец первой 76.1 вторичной обмотки подключен к точке 4 соединения второго и четвертого полностью управляемых ключевых элементов 6, 16, а второй конец п-й вторичной обмотки 76.п и (п-1) промежуточных отводов - к первы.м силовым электродам указанных ключей 74.1...74.П переменного тока, вторые силовые электроды которых объединены и noxi- ключены к точке 3 соединения первого и третьего полностью управляемых ключевых элементов 5, 15.

На фиг. 4 представлено входное напряжение UBX 77 на входных выводах, поступающее на первичную обмотку согласующего трансформатора 75, выходное напряжение Uj-4 78 между точка.ми 3-4 схе.мы и пунктирами - выходное напряжение UBI.« на выходных выводах 22-25 преобразователя, задающее напряжение 79 Uslt).

На фиг. 5 представлены дополнительно введенные в блок 21 управления выпрямитель 80 со сглаживающим фильтром 81, связанные со вспомогательной вторичной обмоткой 76.(п+1) согласующего трансформатора 75, первой цепочкой из последовательно соединенных делителя 82.1 напряжения, амплитудного компаратора 83.1, синхронного RS-триггера 84.1 и усилителя мощности 85.1, (п-1) цепочками из последовательно соединенных делителя напряжения 82.j (82.2...82.П), амплитудного компаратора 83.J (83.2...83.п) логического элемента неравнозначности 86.j (86.2...86.П), синхронного RS-триггера 84.j (84.2...84.П) и усилителя мощности 85.j (85.2...85.П), формирователь 87 тактирующих импульсов, вход которого связан с вспо.могательной обмоткой 76. (п + 1) согласующего трансформатора, при этом все входы делителей напряжения 82.1...82.П соединены с выходом сглаживающего фильтра 81, инвертирующие входы амплитудных компараторов 83.1...83.П - с выходом источника 34 задающего напряжения, неинвертирующий вход j-ro амплитудного компаратора 83.j (...n) - с выходом j-ro делителя напряжения 82.j, первый вход j-ro логического, элемента неравнозначности 86.j (j 2...n) - с выходом (j-1)-го амплитудного компаратора 83. (j - 1) и R-BXO0

5

0

5

0

5

0

5

0

5

дом j-ro синхронного RS-Tpnrrepa 84.j. второй вход j-ro логического элемента неравнозначности 86.j (...n) - с выходом j-ro амплитудного компаратора 83.j, S-BXO.I первого синхронного RS-триггера 84.1 - с дом нервого амплитудного компаратора 83.1, а S-входы остальных (п-1) ciinxpomnjix RS-триггеров 84.2...84.п - с соответствую- HUiMH выходами логических элеменгов неравнозначности 86.2...86.п, R-вход первого синхронного RS-триггера 84.1 - с выходом логического элемента неравнозначности 86.2 второй цепочки, вход j-ro усилителя мощности 85.J - с вы.ходом j-ro синхронного RS-триггера 84.j, а выход - с управляющим электродом j-ro дополнительно введенного ключа переменного тока 74.j.

Преобразователь частоты работает следующим образом.

При нодаче напряжения сети на первичную обмотку согласующего трансформатора 75 на выпрямитель 80 поступает переменное напряжение соответствующей амплитуды, которое затем выпрямляется и сглаживающим фильтром 81 из спектра вЕ)1ходпого папряжения устраняются выспше гармонические составляющие. Постоянное напряжение с выхода фильтра 81 поступает на делители напряжения 82.1...82.п. Выходное напряжение делителя напряжения 82.п выбирается больще амплитуды задающего па- пряжения при минимальном напряжении выходного напряжения, так как выходные напряжения делителей напряжения зависят от амплитуды напряжения в.ходной сети. Выходное напряжение делителя 82.(п--) устанавливается равным 1/2 U.,m.5 , где Uvm. - амплитудное значение задающего напряжения U}(,) , выходное напряжение делителя 82.(п-2) - 1/4 U,.M.J, выходное напряжение 82. (п-3) - 1/8 lJ.,.7«-j, т. е. вы.чодные напряжения делителей напряжения уменьшаются в два раза. На выходах амплитудных компараторов в интервале д1 перехода задающего напряжения через нуль формируются логические единицы. Логический элемент неравнозначности формирует на вы.ходе логическую единицу только при наличии на входах логической единицы и логического пу. 1я. Поэтому в интервале Д t на выходах всех элементов неравнозначности формнрукггся логические нули. При этом на S-вход нервого синхронного RS-триггера 84.1 поступает логическая единица, которая обеспечивает логическую едипипу на выходе триггера 84.1 в момент прихода тактируемого нм11ул1)са с выхода формирователя 87 тактируемых импульсов, который обеспечивает получение указанных импульсов в момент перехода входного напряжения через нуль. Логичес кая единица с выхода RS-триггера 84.1 через усилитель мощности 85.1 носгупаст па включение ключа переменного тока rt.i.

который обеспечивает подключение обмотки 76.1 к точкам 3-4. При этом на R-входы триггеров 84.2...84.П поступают логические единицы и устапавливают их в состояние с логическим нулем на выходе. Первь й формирователь 26 прямоугольного напряжения формирует прямоугольные напряжения 62, 63, находящиеся в фазе с напряжением 59 входной сети. Первая фазосдвигающая схе- , ма 29 формирует на выходе напряжения 64, 65, сдвинутые относительно напряжений 62, 63 на 90 эл. град. Второй формирователь прямоугольного напряжения 48 формирует на выходах прямоугольные напряжения 66, ;67, находящиеся в фазе с задающим нанря- ;жением из(1), формируемым генератором :34. Вторая фазосдвигающая схема 47 обес- печивает получение на выходах напряже- ний 68, 69,сдвинутых относительно напряже- ;ний 66, 67 на 90 эл. град. На выходах логи- NecKHx схем И 49, 50, 51, 52 формируются Алогические единицы в интервалах совпаде- |ния логических единиц 67, 69; 66, 69; 66, 68; |и 67, 68. Импульсы управления 71, поступа- ющие на транзисторы 10, 18, формируются на выходе логического элемента И 31, на вход которого поступают импульсы 62, логическая единица с выхода логического элемента И 50 в интервале времени to-(t, -f

+ ) и сигнал с выхода амплитудного

:компаратора 32. Отметим, что в интервале времени ., разрядный ключ переменного тока 14 включен, и конденсатор 2 подключен :К выходным выводам 22-25 и обеспечивает :питанием нагрузку. Включение транзисто- IpoB 10 и 18 обеспечивает заряд накопитель- ного конденсатора 1 до величины, соответ- 1ствующей заданному напряжению. В момент |равенства задающего напряжения из(1) :и напряжения, пропорционального напря- ;жению на конденсаторе 1, амплитудный ком- |паратор обеспечивает на выходе логический ;нуль, что приводит к выключению транзисторов 10 и 18. В интервале времени t,-1 к нагрузке подключается подготовленный запоминающий конденсатор 1 за счет включения разрядного ключа 1.3 переменного тока (ключ 14 переменного тока выключен). Импульс управления 73, фронт которого совпадает с моментом перехода входного напряжения через нуль, обеспечивает включение транзисторов 8, 20. Указанный импульс управления формируется на выходе логического элемента И 30, на входы которого поступают импульсы 63, импульсы с выхода логического элемента И 50 и с выхода амплитудного компаратора 33. Выключение указанных транзисторов происходит в момент равенства задающего напряжения и напряжения, пропорционального напряжению заряжаемого конденсатора 2 за счет формирования логического нуля на выходе ам0

5

0

5

0

5

0

5

0

5

плитудного компаратора 33. Аналогичным образом формируются импульсы управления остальными транзисторами 17, 18, 7, 8, 9, 10, 19, 20. При достижении задающим напряжением из{1) соответствующей величины на выходе дополнительно введенного амплитудного компаратора 83.1 формируется логический нуль, после чего на выходе логического элемента неравнозначности 86.2 формируется логическая единица, которая при приходе тактирующего импульса с выхода формирователя 87 обеспечивает переключение синхронных RS-триггеров 84.1 и 84.2. При этом на выходе триггера 84.2 появляется логическая единица, которая обеспечивает включение второго ключа переменного тока 74.2, увеличивая тем самым напряжение, используемое для заряда запоминающих конденсаторов. Переключение дополнительно введенных ключей переменного тока только в момент перехода входного напряжения через нуль исключает дополнительную перегрузку ключевых элементов 5, 6, 15, 16 по току. При это.м управление ключевыми элементами 5, 6, 15, 16 не зависит от от того, какая обмотка согласующего транс- фор.матора подключена к токам 3-4. По мере увеличения амплитуды задающего напряжения переключаются синхронные RS- триггеры с последующими порядковыми номерами и, следовательно, ключи переменного тока 74.3...74.п. Особенности управления ключевыми элементами в интервалы уменьшения амплитуды задающего напряжения, когда необходимо уменьшать амплитуду выходного напряжения 61, следующие. В интервале времени импульс управления 72 поступает на транзисторы 7, 19, причем фронт импульса совпадает с моментом .максимума амплитуды входного напряжения, чем обеспечивается ограничение максиму.ма тока через ключевые элементы 5, 6, 15, 16. Импульс управления 72 в интервале времени t,-tg формируется па выходе логического эле.мента И 36, входы которого соединены с выходом логического элемента И 51 и выходом логического элемента НЕ 38, связанного с амплитудным компараторо.м 33. Срез импульса управления 72 определяется моментом равенства задающего напряжения Uj(t) и напряжения, пропорционального напряжению на конденсаторе 2. Последовательности импульсов напряжения 70-73, по- cтyпaюпJ,иe соответственно на транзисторы 9, 17, И), 18; 7, 19 и 8, 20, наглядно иллюстрируют последовательности включения указанных транзисторов. При этом незачерне-нные и.мпульсы поступают на транзисторы при формировании увеличивающейся по амплитуде части выходного напряжения, а зачерненные - при формировании уменьшающейся по амплитуде части выходного напряжения.

Таким образом, введение дополнительных элементов в известный преобразователь частоты позволяет улучшить качество выходного напряжения, т. е. точность воспроизведения задающего напряжения U3(t) за счет повышения точности формирования выходного напряжения в интервалах перехода за- даюшего напряжения через нуль. Достигается это за счет изменения напряжения, подаваемого на точки 3-4, пропорционально амплитуде задающего напряжения, чем уменьшается влияние времени выключения ключевых элементов на точность воспроизведения задающего напряжения. При этом суммарное количество витков всех вторичных обмоток согласующего трансформатора выбирают из соотношения

iWi Кз- W,. -, ,.-We.x

где Kj 1,1 -1,2 - коэффициент запаса;

W - количество витков первичной обмотки согласующего трансформатора;

Ц.тЕ.1./х Ji.w.By- амплитудное значение напряжения на входных и выходных выводах соответственно.

Напряжение последовательно соединенных всех вторичных обмоток 76.1...76.П участвует при формировании напряжения от 0,5 1 1твъп до Uint.ax при включенном состоянии ключа переменного тока 74.п. Коэффициенты запаса выбираются из условия обеспечения заряда конденсаторов 1, 2 до максимального значения как максимума за четверть периода входного напряжения.

Соотнощения количества витков (напряжений) W(j.n) ( + 1)-й вторичной обмотки согласующего трансформатора связано с количеством витков J-X предыдущих вторичных обмоток соотношением

WQ.,) |Wi,

где Wj -количество витков i-й вторичной обмотки согласующего трансформатора.

Если принять количество витков вторичной обмотки за единицу, то WTU.( : Wув г.: ., : ., : .s 1:1:2:4:8... Та- кое соотнощение витков позволяет в каждом поддиапазоне м-ежду коммутацией соседних ключей переменного тока 74.(п-1) и 74.п увеличивать амплитуду напряжения в точках 3-4 в два раза, чем обеспечивается более точное воспроизведение задающего напряжения в интервалах перехода его через нулевое значение.

Формула изобретения

1. Преобразователь частоты по авт. св. № 1205240, отличающийся тем, что, с целью

повыщения качества выходного напряжения, дополнительно введены п ключей переменного тока и согласующий трансформатор, концы первичной обмотки которого подключены к входным выводам, п вторичных обмоток соединены последовательно и первый конец первой вторичной обмотки подключен к точке соединения второго и четвертого полностью управляемых ключевых элементов, а второй конец п-й вторичной обмотки и

(п-1) промежуточных отводов - к первым силовым электродам указанных ключей переменного тока, вторые силовые электроды которых объединены и подключены к точке соединения первого и третьего полностью

5 управляемых ключевых элементов, и блок управления дополнительно снабжен выпрямителем со сглаживающим фильтром, связанным со вспомогательной вторичной обмоткой согласующего трансформатора, первой цепочкой из последовательно соединен ных делителя напряжения, амплитудного компаратора, синхронного RS-триггера и усилителя мощности, (п-1) цепочками из последовательно соединенных делителя напряжения, амплитудного компаратора, ло5 гического элемента неравнозначности, синхронного RS-триггера и усилителя мощности, формирователем тактируемых импульсов, вход которого связан с вспомогательной обмоткой согласующего трансформатора, при этом все входы делителей напряжения

0 соединены с выходом сглаживающего фильтра, инвертирующие входы амплитудных компараторов - с выходом источника за/ааю- щего напряжения, неинвертирующий вход j-ro амплитудного компаратора - с выходом j-ro делителя напряжения, первые входы j-ro логического элемента неравнозначности - с выходом (J-1)-го амплитудного компаратора и R-входом j-ro синхронного RS-триггера, второй вход j-ro логического элемента неравнозначности - с выходом j-ro

0 амплитудного компаратора, 8-вход первого синхронного RS-триггера - с вы.ходом первого амплитудного компаратора, а S-входы остальных (п-1) синхронных RS-тригге- ров - с соответствующими выходами лос гических элементов неравнозначности, R- вход первого синхронного RS-триггера - с выходом логического элемента неравнозначности второй цепочки, вход j-ro усилителя мощности - с выходом j-ro синхронного RS-триггера, а выход - с управляющим

0 электродом j-ro дополнительно введенного ключа переменного тока.

2. Преобразователь частоты по п. 1, отличающийся тем, что количество витков W(j + l) (j + l)-oй вторичной обмотки согласующего трансформатора выбирают из со5 отношения

5

V(j + l) .2.Ч,

-количество витков i-й вторичнойгде К, 1,1-1,2 - коэффициент запаса;

обмотки согласующего трансфор-W --количество витков перматора,вичной обмотки согласуа суммарное количество витков всех вторич-ющего трансформатора;

ных обмоток согласующего трансформатора Ь , .Bx - амплитудное значение

выбирают из соотнощения

напряжения на выходных и входных выводах соответственно.

iWi , . in. Kf

напряжения на выходных и входных выводах соответственно.

Изобретение относится к преобразовательной технике. Целью изобретения является повышение качества выходного напряжения. Устр-во содержит два запоминающих конденсатора 1, 2, которые через ключевые элементы 5, 6, 15, 16 и ключи 74.1... 74.п соединены с вторичными обмотками 76.1...76.П согласующего тр-ра 75. Напряжение, нодаваемое на точки 3, 4, изменяется пропорционально амплитуде задающего напряжения. При этом повыщается точность формирования выходного напряжения в интервалах перехода задающего напряжения через нуль. 1 з. п. ф-лы, 5 ил.

CPU г. г

ППППППППППППППППППППППППППППППППППП t

ППЛПЛПППППППППППППППППППППППППППППП f

ппппппппппппппппппппппппппппппппппп ,

55

1ПППППППППППППППППППППППППППППППППП1

Si

S3

it

o t, fjifirK fl И D nun iuMjftjjfjs

,Ws it«iun nnn

t,i,tf ПППД

ЧПОПП УП ПОЯД

77

ФигЛ

(к гв(з, 6«

г /

на S 7

/Й7 rajs

Л-г 7/

HaS.ZO

задающего налря / Н1/я)