Времяимпульсный квадратичный преобразователь Советский патент 1988 года по МПК G06G7/20 

т

Е№И№Н

О) Од

лш.

л/г. /

Изобретение относится к аналогово вычислительной технике и может найти применение при построении аналоговых и цифроаналоговых приборов .

Целью изобретения является повышение быстродействия.

На фиг.1 приведена схема предлагаемого преобразователя; на фиг.2 - временные диаграммы работы.

Времяимпульсный квадратичный преобразователь содержит источник 1 ши- ротно-модулированного (ШШ) сигнала, источник 2 опорного напряжения, первый 3, второй 4 и третий 5 ключи, первый 6, второй 7, третий 8 масштабные резисторы, запоминающий конденсатор 9, сглаживающее звено, содержащее сглаживающий конденсатор 10, операционные усилители II и 12, два бло ка 13 и 14 выборки-хране1шя, четвертый ключ 15, Т-триггер 16, два элемента И 7 и 18.

Преобразователь работает следующим образом.

Пусть в начальный момент времени первый 3, второй 4, третий 5, четвертый 15 ключи разомкнуты, Т-тригер 16 сброшен, на выходе блоков 13 и 14 выборки-хранения и на выходе преобразователя нулевое напряжение.Тогда с приходом импульса 1 от источника 1 ПШМ-сигнала на Т-трнггер 16 последний устанавливается в по прямому выходу, и первый элемент И 17 формирует управляющий сигнал, замыкающий ключ 3 и разрешающий прохождение напряжеьшя Ug от источника 2 опорного напряжения на первый вывод первого масщтабного резистора 6, образующего вместе с операционным усилителем 12 и конденсатором 9 первый интегратор, последний интегрирует это напряжение и на его выходе фомируется напряжение и/.. Блок 14 вы- борки-хранения находится в это время в режиме хранения, но так как на ее выходе сигнал нулевого уровня, он не участвует в формировании напряжения . Ключ 4 в это время разомкнут управляющим сигналом нулевого уровня с выхода второго элемента И 18.

С приходом следующего импульса от источника 1 ШИМ-сигнала на вход Т- триггера 16 последний переходит в ну- левое состояние по прямому выходу, и первый элемент И 17 формирует сигнал, размыкающий ключ 3 и запрещающий поступление напряжения Up от источника 2 опорного напряжения на первый вывод первого масштабного резистора 6. Блок 14 выборки-хранения переходит в это время под воздействием сигнала единичного уровня с инверсного выхода триггера 16 в режим выборки. Выходной сигнал блока 14 выборки-хранения через второй масштабный резистор 7 и ключ 4,замкнутый сигналом единичного уровня с выхода второго элемента И 18 на время И, поступает i на вход операционногЬ усилителя 11, образующего совместно с резистором 7 и конденсатором 10 второй интегратор.

Второй интегратор интегрирует этот сигнал, и на его выходе формируется напряжение U,.. Ключ 5 при этом разомкнут сигналом нулевого уровня с прямого выхода Т-триггера 16, и выходное напряжение блока 14 выборки- хранения не поступает на вход операционного усилителя 11 второго интегратора. Блок 13 выборки-хранения под воздействием сигнала нулевого уровня с прямого выхода Т-триггера 16 находится в режиме хранения, но так как на его выходе сигнал нулевого уровня, он не участвует в формировании напряжения U,через четвертый ключ 15, замкнутый уровнем 1 с инверсного выхода Т-триггера 16.

С приходом очередного импульса на вход Т-триггера 16 устройство работает, как и в первом такте, с той лишь разницей, что в формировании сигнала U{ принимает участие и сигнал с выхода блока 14 выборки-хранения, полученный во втором такте, а блок 13 выборки-хранения, находящийся в режиме выборки, под действием 1 с прямого выхода Т-триггера 16 формирует выходной сигнал преобразователя, отличный от нуля.

Таким образом, в нечетные такты ИЯИМ-сигнала с источника 1 происходит интегрирование как сигнала U , так и предыдущего значения на блоке 14 выборки-хранения, а также выборка напряжения U(j и формирование выходного сигнала преобразоватеЬя с квадратичной характеристикой. В четные такты ШИМ-сигнала с источника 1 осуществляется выборка напряжения блоком 14 выборки-хранения и его ин- тегрировайие с учетом предыдущего значения вторым интегратором.

В основу построения устройства положен принцип временного разделения процессов интегрирования сигнала и его выборки на основе двухтакт- ного режима управления выборкой и хранением информации с получением квадратичного закона преобразования при одновременном быстром усреднении полученного результата и представле- НИИ его в виде напряжения, благодаря чему значительно повышается быстродействие преобразователя.

Принимая во внимание то, что процесс интегрирования в первом интег- раторе преобразователя происходит лишь в нечетные такты, а в четные такты напряжение остается постоянным определим номер такта, как , 1:де К - номер такта; п - 1,2,3,4...

огда на выходе операционного усилиеля 12, входящего в состав первого нтегратора, будем иметь

in т 25

CK,U(M-|: ondt-Л U(,,dt,(i)

iit.i 0

де D R,Cq постоянная интегрирования по входу первого интегратора; ЗО . - постоянная интегрирования первого интегратора по цепи обратной связи;

и, . - напряжение на выходе ,r первого интегратора в предьщущем такте. Введем обозначение к

f «on

t .-,

dt

(2) 40

и, учитывая,что Uj|.- величина, не зависящая от времени, а зависящая от номера такта К, перепишем выражение 45 (1) следующим образом:

и,

и/

,(1 - -) + А,.

Ч

(3)

(к) - (k-1) k Полученное уравнение является ли-, нейным разностным неоднородным урав- нением первого порядка. Решение уравнения (3) при

где и, - напряжение на выходе интегратора в начальный момент времени t.

При установившемся входном сигнале, т.е. при условии

о - -п , fi

utKl ( -и /

(6)

и выборе постоянных интегрирования

i t Т(7)

получим из (5) с учетом (4), что

(8)

V,,

U() и,„ -

в четные периоды ШИМ-сигнала это напряжение будет поступать на второй интегратор и, так как интегрирование будет происходить в данном случае лишь в четные такты, а в нечетные напряжение на вьпсоде второго интегратора остается постоянным, определим номер такта для второго интегратора как , где М - номер таута; п - 1,2,3... Тогда на выходе операционного усилителя 1I, входяшего в состав второго интегратора, будем иметь и

%г(м.1)- D: ( 5 iM-,

: 5 (...

dt.

(9)

ЗО

,r

40

45

50 где Dj R - постоянная интегрирования второго интегратора по входу; 7,-R.C. - постоянная интегри о 10

рования второго интегратора по цепи обратной связи;

и. - напряжение на выходе второго интегратора и выходе устройства в предыдущем такте. Введем обозначение

i.

л Uon :f- dt

В -J- J и,„ -- dt (10)

. 5 t И-1 и, учитывая, что U.- величина,

не зависящая от времени, а зависящая от номера такта М, перепишем выражение (9) следующим образом:

(«,- («-1) -

Решение уравнения (11) при

(11)

Изобретение относится к аналоговой вычислительной технике и может найти применение при построении аналоговых и цифроаналоговых приборов. Целью изобретения является повышение быстродействия. Сущность изобретения заключается в создании быстродействующего времяимпульсного квадратичного преобразователя на основе временного разделения процессов интегрирования и формирования выходного сигнала устройства посредством организации двухтактного противофазного управления выборкой с использованием активных структур интеграторов с аналоговой памятью, электронных ключей 3,4,5 и 15 и схемы управления, состоящей из элементов И 17 и 18 и Т- триггера 16. 2 ил. с S (Л

А,А, ...А,А -1- 5 (А) в.в.....в.Ц j и ldt (12)

т ч1«

(,,(i-i-)V5)

Ij - (oiv -с,находится в виде

U(.,(l - -I-).u,,(i. -J-)

U3)

51

где и - напряжение на выходе устройства в начальный момент времени tp.

При установившемся сигнале па втором выводе второго масштабного резистора 7, т.е. при выполнении условия (6) и выборе постоянных интегрирования

Т, (14) получим из (9) с учетом (12), что

U(M)UoneS(15)

4

где б --- - относительная длительность входного им- пульса.

Из выражения (13) при выполнении условия (14) следует, что переходный процесс заканчивается за два такта.

I

Переход от получения квадратичног закона преобразования на основе пассивных импульсно-управляемых многополюсников с последующим медленным усреднением полученного результата, на использование активных структур интеграторов с аналоговой памятью при организации на их основе двухтактного противофазного управления выборкой информации с одновременным быстрым формированием выходного сигнала позволяет значительно увеличить быстродействие в предлагаемом преобразователе по сравнению с известным за счет снятия принципиального проти воречия между точностью и быстродействием времяимпульсных преобразователей на основе сглаживания импульсных потоков, так как исключает необходимость в фильтрующих конденса- торах.

Формула изобретения

Времяимпульсньй квадратичный пре- образователь, содержащий источник широтно-модулированного сигнала, источник опорного напряжения, три ключа, три масштабных резистора, запоминающий конденсатор и сглаживающее звено, выполненное на первом операционном усилителе, в цепь обратной

106

связи которого включен сглаживающий конденсатор, выход источника опорного напряжения соединен с информацион ньгм входом первого ключа, выход которого через первый масштабный резистор подключен к первому выводу запоминающего конденсатора, первый вывод второго масштабного резистора через второй ключ подключен к входу операционного усилителя сглаживающего звена, первый вывод третьего масштабного резистора подключен к выходу преобразователя, отличающийся тем, что, с целью повышения быстродействия, в него введены операционный усилитель, два блока выборки-хранения, четвертый ключ, Т- триггер и два элемента И, первые входы которых подключены к выходу источника широтно-модулированного сигнала и к входу Т-триггера, прямой выход которого соединен с вторым входом первого элемента И и с управляющими входами третьего ключа и первого 0лока выборки-хранения, выход которого подключен к выходу преобразователя, а информационный вход соединен с выходом операционного усилителя сглаживающего звена, подключенного входом к выходам второго и третьего ключей, информационный вход четвертого ключа соединен с вторым выводом третьего масштабного резистора, инверсный выход Т-триггера подключен к второму входу второго элемента И и к управляющим входам четвертого ключа и второго блока выборки-хранения, выход которого соединен с вторым выводом второго масштабного резистора, а информационный вход подключен к второму выводу запоминающего конденсатора и выходу операционного усилителя, соединенного входом с вторым выводом первого масштабного резистора и выходом третьего ключа, соединенного информационным входом с первым выводом второго масштабного резистора, выходы первого и второго элементов И соединены с управляющими входами соответственно первого и второго ключей.