Логический элемент на полевых транзисторах Советский патент 1988 года по МПК H03K19/94 

Од

vj

00

Изобретение относится к микроэлектронике и может быть использовано в цифровых интегральных схемах, аналого-цифровых преобразователях. Цель изобретения - повышение помехозащищенности и надежности работы устройства. Логический элемент состоит из инвертирующего транзистора (Т) 1, нагрузочного Т 2 и нагрузочного блока 3 с вьгоодами 4-6. Т I и 2 выполнены с одинаковыми пороговыми напряжениями Ur . Между выводами 4 и 5 нагрузочного блока 3 задан источник тока Т , а между выводами 5 и 6 - источник опорного напряжения . В описании приведены примеры выполнения Т 1 и 2 и нагрузочного блока 3. 4 з.п. ф-лы, 6 ил. S S (Л

сриеЛ

Устройство относится к микроэлектронике и может быть использовано в цифровых интегральных схемах, аналого-цифровых преобразователях.

Целью изобретения является повышение помехозащищенности и надежности работы за счет стабилизации и сужения зоны напряжения переключения.

На фиг. 1 изображен логический элемент на основе полевых транзисторов и нагрузочного блока; на фиг. 2-4 примеры вьтолнения нагрузочного блока; на фиг, 5 - схема логического элемента с повышенным выходньм сопротивлением нагрузки; на фиг. 6 графически изображен принцип действия логического элемента.

Логический элемент (фиг. 1) состоит иэ инвертирующего 1 и нагрузоч- ного 2 транзисторов и нагрузочного блока 3 с тремя выводами 4-6. Оба транзистора выполнены с од 1накгзвыми пороговыми напряжениями Ь . Между вь:- водами 4 и 5 нагрузочного блока задан источник тока Т„, между вывпдлми 5 и 6 - источник опорного напряж{пшя , .

Напряжение переключения элемента можно получить из условия равенства тока инвертирующего транзисто- ра, который R момент переключения сог, тавляет (, ,,-, , току нагрузки, состоящего им 1Ч1ка транзистора 2, равного ( -t- Ч тока блока J д. Это условие В1.1ражаетгя рпвеисттшм

(и,-и)й,{11,, (г

из которого можно выразить плиряжспие переключения

-п . - - I -

где g - крутизна первого транзистора; р крутизна второго транзистора,

45

Чтобы напряжение переключения не зависило от разброса технологических параметров в случае изготоапения транзисторов 1 и 2 нормально открытыми (U,-iO), необходимо нагрузочньп 1 блок 50 выполнить так, чтобы выполнялось равенство

gi -gi . lo р,

- -- - -

Р- .ГГ.

(3)

тогда напряжение переключения равно

и 1- §i и Ь

п - t т

п -on

-спад

и его зависимость от величины порогового напряжения исключается, где W - ширина канала первого транзистора ;

V - ширина канала второго транзистора.

Пример выполнения нагрузочного блока, при котором условие легко реализуется, показан на фиг. 2. Он состоит из нормально открытого транзистора 7 и диода 8. Величина опорного напряжения в блоке определяется падением напряжения на диоде 1 , а ток „ - транзистором 7. Величина 1 находится из ВАХ транзистора для напряжения затвор - исток, равного нулю

Т, ,.(5)

Подставляя (5) в (3), получим

U(g,-gl-R 4)0(6)

W, W W, или, учитывая, что - х.

R, RI G3 углонне (6) преобразуется к виду

W,W,+W,.(7)

Таким образом, задав соотношение (7 для ширины канала транзисторов 1, 2 и 7, получим, что напряжение пере- кгаочения определяется выражением (4), которое с учетом того, что имеет вид

Ь К

Выражение (8) показывает, что при описанном выполнении нагрузочного Олчка Напряжение переключения зависит только от падения напряжения на диоде и соотношении ширины канала транзисторов I и 2. Эти параметры наиболее воспроизводимы в технологическом процессе, что и дает возможность стабилизировать напряжение переключения и добиться положительного эффекта - г овысить помехозащищенность и надежность элемента.

При этом изменение других параметров транзисторов (порогового напряжения, крутизны, максимального тока и других) не сказывается на величине напряжения переключения, так как тран- зистс;ры выполняются в одном технологическом цикле, и уход их параметров происходит одновременно с высокой степенью корреляции. Указанные факторы способствуют сохранению быстродейстВИЯ наряду с улучшением помехозащищенности .

Другой способ стабилизации напряжения переключения, которьп может быть использован как для нормально открытых, так и для нормально закрытых транзисторов, заключается в том, что нагрузочный и инвертирующий транзисторы выполняются идентичными, т.е. W, W2 и g,p;2 а в нагрузочном блоке ток j задается достаточно малым, чтобы выполнялось условие

7Условие (9) означает, что ток Т много меньше тока нагрузочного транзистора (обь1чно в 10-100 раз;,

При указанном условии и Г, ,Р, напряжение переключения, определяемое форьтулой (2), составляет

Примеры выполнения нагрузочного блока для логического элемента с напряжением переключения, равным опорному, показаны на фиг. 2-4. При этом выполнение условия (9) в нагрузочном блоке на фиг. 2 может быть обеспечено соответствующим выбором ширины и длины канала нормально открытого транзистора 7, а в нагрузочньк блоках на фиг. 3 и 4 - выбором сопротивлений резисторов таким образом, чтобы при всех возможшлх состояниях логического элемента условие 1 9; также выпол}1ялось.

В рассмотренном мел оде стабилизации напряжения переключения предполагается, что полевые транзисторы в пологой области ВЛХ представляют собой источники тока, близкие к идеальным. Такое предположение оправдано для относительно длиннокапальных транзисторов, в то время как в корот коканальных, наиболее быстродействующих транзисторах, выходное сопротивление существенна ме) и ток стока заметно зависит от напряжения исток сток. В этом случае стабилизацию напряжения переключения логического элмента следует осуществлять с использованием дополнител1)Ного нагрузочног блока и дополнительного нагрузочного транзистора, как это показано в схем логического элемента на фиг. 5.

Логический элемент состоит из инвертирующего 1 и наг1)учочного 2 тран.

10

- - еое

067784

зисторов, нагрузочного блока 3 с выводами 4-6, дополнительного нагрузочного транзистора 9 и дополнительного нагрузочного блока 11 с выводами 11-- 13, Все транзисторы выполнены с одинаковыми пороговыми напряжениями, а нагрузочные блоки аналогичны описанным.

В данном варианте логического элемента принцип стабилизации напряжения переключения сохранения и нагрузочный блок 3 может быть выполнен по схемам на фиг. 2-4, Дополнительные транзистор 9 и блок 10 стабилизируют напряжение исток - сток нагрузочного транзистора 2, что приводит к повышению выходного сопротивления нагрузки, даже в случае использования короткоканальных транзисторов.

Источник тока в блоке 10 Т.„ должен

О

быть много меньше, чем ток нагрузки, чтобы выполнялось условие

--. )+Т„, (И)

15

20

25

,«g,

и.

где Т 30

35

40

45

50

55

( - on - t 0

ток источника тока блока 3, Это дает возможность пренебречь дополнительным током блока 10 и оставляет в силе полученные соотношения для параметров транзисторов и блока 3.

Опорное напряжение в блоке 10 должно иметь величину, обеспечивающую работу блока 3 и транзистора 2 в качестве источников тока.

Транзистор 7 должен обладать крутизной не меньшей, чем транзистор 2, этого ширина канала транзистора

9должна быть больше или равна ширине канала транзистора 2, что обеспечивает согласование токов этих транзисторов .

Нагрузочный блок 10 может быть реализован по схемам, показанным на фиг. 2 и 3, причем для получения требуемого опорного напряжения количество диодов в блоке можеТ быть увеличено или использована обратная ветвь диода,

Целесообразно транзистор в блоке

10выполнять дпинноканапьным (резистор высокоомным), что обеспечивает высокое выходное сопротивление и достаточно малую величину тока.

Логический элемент на фиг, 5 работает следующим образом.

При изменении на входе логического элемента сигнала от уровня 1 до уровня О возрастание выходного напряжения происходит в момент равенств входного напряжения напряжению переключения. При использовании в логическом элементе полевых транзисторов с барьерным переходом и в случае, если нагрузкой служит аналогичный логический элемент, высокое выходное напряжение ограничивается на уровне напряжения отпирания барьерного перехо- да переключающего транзистора следу- ющего каскадами хотя потенциал истока нагрузочного транзистора 2 в процессе переключения меняется, напряжение затвор - исток и исток - сток благо- даря транзистору 9 и нагрузочным блокам 3 и 10 остаются неизменными. Это определяет и постоянство нагрузочного тока, который после запирания транзистора 1 течет в затвор транзистора (или диод) следующего каскада.

Поскольку нагрузочный ток не зависит от потенциала на выходе, выключение логического элемента происходит при том же напряжении, что и включение.

Формула изобретения

5 0

Ь

0

0

И нагрузочный транзисторы выполнены нормально открытыми, а нагрузочный блок выполнен на основе нормально открытого транзистора и диода, причем сток транзистора подключен к первому выводу нагрузочного блока, соединенные исток и затвор подключены к второму выводу нагрузочного блока и перво- му выводу диода, второй вывод которого подключен к третьему выводу нагрузочного блока, при этом ширина канала переключающего транзистора равна суммарной ширине каналов нагрузочного транзистора и транзистора блока.

их соеди}1ения подключена к второму

V выводу нагрузочного блока.

V

8

I

1

6 фигЪ

10

12

бхо o- Фиг.5

v«

1I

фиг Л

-4;

U:

о

n -lU3S Ui}dj,

lH- dS-Ui)d2 { Utgy)

Фиг. В

нп VcH