Многоканальное устройство приоритета Советский патент 1981 года по МПК G06F9/50 

54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА

Изобретение относится к устройствам для программного управления. Известно многоканальное приоритет ное устройство распределенного- типа, предназначенное для разрешения конфликтных ситуаций при работе ряда ак тивных устройств, подключенных к общей магистрали, содержащее в каждом канале дешифратор, входы которого подключены к общей магистрали, а выход - к входу запуска счетчика тактов ; выходы счетчика тактов соединены с входами селектора тактоЬ,выход селектора тактов соединен с входом разрешения работы интерфейсного блока данного канала. . При работе устройства доступ к магистрали получают в некоторой n9G ледоватёльности все устройства, участвующие в вычислительном процессе. Очередность доступа задается, настро кой селекторов тактов в каждом Канале, например программным путем. Выделяя некоторому каналу большее или меньшее число асинхронных тактов, можно регулировать долю времени, отводимого системой данному каналу в пределах от О до 100%. В первом случае селектор тактов данного канала выключается, во втором - настраивается на прием всех без исключения тактов 1 . Однако применимость этого устройства ограничена достаточно специализированными системами, работа которых описывается более или менее жесткими алгоритмами. В более развитых системах использование указанного устройства может привести к значительным потерям времени изза приближенного характера плани- . рования работы ресурсов вычислительной системы в очередном интервале времени и, как следствие этого, из-за пропуска или чрезмерного увеличения длительности асинхронных тактов , неудачно выделенных системой каналу или группе каналов. Известно также многоканальное устройство приоритета, содержащее элементы ИЛИ, И, И-НЕ и триггер, а в каждом канале - триггер, три элемента И-НЕ, два элемента И . Однако данное устройство не позволяет осуществлять изменение приоритета каналов. Наиболее близким по технической сущности к изобретению является приритетное устройство, содержащее в каждом канале входной регистр, входы которого подключены к ёходам устройства, а выходы - к входам бло ка формирования кода приоритета соответствующего канала, причем выходы всех блоков формирования кода приоритета соединены с информациейными входами выходного регистра и с входами блока определения номера (старшего каналу, выходы которого со динены через дешифратор с уоравляющ ми входами выходного регистра,выход которого подключены к выходам устройства. Работа устройства основана на быстром сравнении двоичных чисел, ,поступающих с выходов блоков формирования кода приоритета, имеющихсякаждом канале. Эти числа характеризуют текущие веса соответствующих запросов и могут задаваться программным путем. Операция сравнения производится блоке определения номера старшего кана,ла. В зависимости от комбинации чисел, поступающих на входы этого блока, на его выходах формируется двоичный код, равный номеру канала с максимальным весом. Если имеется несколько каналов с максимальным ве сом, то выбирается только один из них - левый канал. Двоичный код номера канала поступает на входы дешифратора, сигнал с одного из выходов дешифратора вызывает запись информации в выходной регистр. Эта информация яв.ляется достаточной для однозначной идентификации канала, подлежащего первоочередному обслужи ванию . Недостаток этого устройства состоит в том, что оно само по себе не позволяет производить оперативно изменение приоритета каналов, а тре бует для этого соответствующих прог раммных средств, что и обуславливае функциональную ограниченность устройства. Цель изобретения - расширение функциональных возможностей устройс ва путем оперативного изменения дисциплины обслуживания. Поставленная цель достигается тем, что в многоканальное устройств приоритета, содержащее ёлок определения номера старшего канала, выход которого соединен- с информационным входом дешифратора, выходы которог соединены с группой разрешакицих в хо выходного регистра, выходы выходно регистра являются выходами устройс три шины синхронизации, а в каждом канале - входной регистр, триггер запроса и блок формирования кода приоритета, выполненный в виде Дтриггера, двух элементов И, и элем та ИЛИ, причем первая шина синхрон зации устройства соединена с такто -выми входами входных регистров и триггеров запроса каналов, вторая ина синхронизации - с первым входом первого элемента И блока формирования кода приоритета канала, третья шина синхронизации соединена с С-входами Д-триггеров каналов, запросные входы устройства соединены с установочными входами соответствующих триггеров запроса каналов, выходы входного регистра канала соединены с группой информационных входов блока формирования кода приоритета канала, группа выходов блока формирования кода приоритета канала соединена с соответствующей группой входов блока определения номера старшего канала, информационные входы входного регистра канала являются соответствующей группой информационных входов устройства, введены два элемента И-НЕ, формирователь импульсов, а в блок формирования кода приоритета каждого канала введены узел маскирования, датчик случайных чисел, группа элементов И и узел сравнения, причем группа информационных входов блока формирования кода приоритета канала соединена с первой группой . входов узла сравнения канала и через узел маскирования канала - с первыми входами группы элементов И канала, выход первого элемента И канала через датчик случайных чисел соединен со вторыми входами группы элементов И канала, выходы группы элементов И канала соединены со второй группой входов узла сравнения канала и с группой выходов блока формирования кода приоритета канала, прямой выход триггера запроса канала является одним из выходов группы выходов блока формирования кода приоритета канала и соединен со вторым входом первого элемента И канала, с первым входом второго Элемента И канала и соответствующим информационным входом выходного регистра, инверсный выход триггера запроса и выход второго элемента И канала через элемент ИЛИ канала соединены с соответствующими информационными входами первого элемента И-НЕ, выход которого соединен с управляющим входом дешифратора, выход узла сравнения канала соединен с D-входом Д-триггера канала.и со вторым входом второго элемента.и канала, инверсный выход Д-триггера канала соединен с третьим входом первого элалюнта И канала, выходы выходного регистра через второй элемент И-НЕ соединены с управлякЯцим входом первого элемента И-НЕ и со входом формирователя импульсов, выход которого соединен с R-входами Д-триггеров каналов. На фиг.1 представлена структурная схема устройства; на фиг. 2 - структурные схемы узла маскирования и датчика случайных чисел; на фиг.З структурная схема блока определения номера стардего канала. Многоканальное приоритетное устройство (фиг.1) содержит каналы , группы информационных входов , запросные входы 2,-3, блоки формирования кода приоритета канала, выходной регистр 5, блок-6 определения номера старшего кангьла, дешифратор 7, выходы устройств вход дешифратора 9, первый элемент И-НЕ 10, датчик 11 случайных чисел, группу элементов И 12, узел 13 маекирования, узел 14 сравнения, Д-триг гер 15, элементы И 16 и 17, элемент ИЛК 18, входные регистры прямой выход 20 триггера запроса, триггеры , образующие выходной регистр, триггеры запро са, инверсный выход 23, второй элемент .И-НЕ 24, формирователь 25 импульсов, первую, вторую и третью 2628 шины синхронизации, тактовые вход 29-31. Структурная схема датчика случайных чисел содержит (фиг.2) триггеры , элемент ИСКЛЮЧАЮЩРК ИЛИ 33 входы 34 и 35. Структурная схема бло ка маскирования содержит элементы ИЛИ 362-36fp, входы 37( -37т, выходы 38 -38fY), группа элементов И содержит элементы И ,, входы . Блок определения номера старшего канала содержит (фиг.З) схемы сравнения , элемент НЕ 42, элементы И 43-46, элементы ИЛИ 47 и 48, выходы 49 и 50, входы 51-54. Рассмотрим принцип действия отдельных составных частей устройства По положительному фронту синхронизирующего импульса на шине 26 осуществляется прием информации с группы входов 2 в регистр 19 и с входа 3 - в триггер 22. Отрицательный фронт импульса на шине 26. не вызывает изменения информации в регист ре 19 и триггере 22. По положитель ному фронту следукндего синхронизирую щего импульса на шине 26 процесс записи повторяется и т.д. Таким обра зом, входные регистры предназначены для привязки асйнхрониых сигналов, поступающих на входы устройства, к синхронизирующей серии импульсов, поступающей на вход 29. Триггер 15 устанавливается в нуле вое состояние при воздействии нулевого сигнала на вход R независимо от логического состояния входов Си D. Если на вход R подан сигнал логической единицы, то разрешается запись информации в триггер с входа D под действием положительного фронт сигнала на входе С. Отрицательный фронт сигнала на входе С не вызывает изменения состоянии триггера 15. Узел 14 сравнения формирует на выходе сигнал логической единицы в том случае, если X Y, т.е; в том случае, когда двоичное число в регистре 19 больше или равно двоичному числу,поступающему с выходов группы 12. При X « Y на выходе узла 14 сравнения формируется сигнал логического нуля.. Датчик 11 случайных чисел {фиг.2) работает следующим образом. По положительному фронту синхронизирующего сигнала на входе 34 производится сдвиг информации в регистре на триггерах на один разряд влево,при этом в освободившийся разЬяд 32 записывается информация с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 33, входы которого подключены к выходу триггеров . Конкретное значение i выбирается в зависимости от разрядности т; это значение должно, соответствовать максимальному периоду повторения последовательности случайных чисел. На выходах триггеров 324-32fy,no казвдому синхронизирующему импульсу формируются т-разрядные случайные числа с равномерным распределением в диапазоне 0-(). Узел 13 маскирования формирует на выходах 38 -382-.f 38f код маски вида .-MfTi 000. . .0111. . .1, в котором позиция левой единицы определяется позицией левой единицы кода, поступающего на входы . Например, при входном коде Н/Н2... 000011010001 ... 000011111111. В частных случаях при Н 1, М Мя ...Мп, 1, а при Н н ...Нт О, м М2 ...Мт о. группа 12 элементов И формирует на выходах двоичное число 42 m . Например, при М.М,...М„ 000011111111 RjRi./.R, 101101011001 .. .Е,2 000001011001. Диапазон изменения числа таким образом, оказывается привязанньм к значению числа .. Hj.n. Можно показать, что верхняя .граница этоо диапазона превышает число „ ие более, чем в К раз, где 1 К 2 j - номер позиции ,крайней левой едии1Ш числа .-И. Условие К 1 реализуется при Нг...Н.0, ,H., словие К 2 реализуется при tt Н2 . . . i-ti Н j42. - ,j.Hp,0, . Работа блока 6 определения номера старшего канала (фиг.З) основана на попарном сравнении четырех (m+l)-разрядных двоичных чисел, которые поступают -на входы 51-54, и выработке на выходах 49 и 50 двухразрядного числ, значение которого указывает номер канала,по которому получено максимальное (m+l)-разрядное число из четырех чисел, поступивших на входы 51-54. При равенстве максимальных чисел в нескольких каналах предпочтение отдается каналу с меньшим номером. Коду соответствует первый канал (группа входов 51), коду 01 - второй канал, коду 10 - третий, коду 11 - четвертый (группа входов 54) . Блок 41(412-41 б) сравнения формирует на выходе логическую единицу при выполнении условия X Y, где X и Y (m+l)-разрядные двоичные числа. При X Y на выходе блока 41(415-41) формируется логический нуль. Триггер 21(212-21) устававливается в нуль при подаче логического нуля на вход R независимо от логического состояния входов С и D, запись единицы производится при нали чии логических единиц на входах R и по переднему фронту синхронизирующего импульса на входе С. Дешифратор 7 вырабатывает на одном из выходов (номер выхода опреде ляется входным двузначным кодом) сигнал логической единицы при наличии на входе 9 логического нуля.Есл на вход 9 подана логическая единица то дешифратор 7 закрыт, т.е. на все его выходах формируется сигнал логи ческих нулей независимо от значения входного сигнала кода. Формирователь импульса 25 выраба вает отрицательный импульс на выход по положительному фронту сигнала на входе. Длительность импульса выбира ется достаточной для надежной установки триггера 15 в нулевое состояние. . . Многоканальное приоритетное устройство работает по вероятностному принципу. Вероятность обработки запроса в текущем такте, зависит от числа конкурирующих запросов и от н . брра значений некоторых чисел ...А i 1,2,..,п, каждое из которых ставится в соответствие определенному входному запросу. Вероятность обработки запроса в текущем такте увеличивается при уменьшении числа конкурирующих запросов, а при их отсутствии принимает единичное значение. При наличии группы конкуриг рукмцих запросов соотношение между вероятностями обработки этих запросов в текущем такте подобно соотношению между числами А j, соответству ими данной группе. Пусть,например, меется 8 каналов, по которым посупили 4 запроса (3,5,7,8). Этим апросам соответствуют следующие начения: : А 8000, А5- 6000, -т 10000, Ag 4000. Из соотношения g :-А 5 « А J с А 7 следует подобное соотошение между вероятностями Р пер- оначальной обработки соответствуюих запросов Pg i Pg - P-J , причем, g 0,083, PS- 0,139, Р 0,314, j 0,514. Условие Pg + f5 + РЗ + Р 1 отражает достоверность собыгия, состоящего в обработке одного з поступивших запросов в текущем, такте. Таким образом, задавая значение А, например программным путем, можно устанавливать и изменять в нужном направлении относительную интенсивность обработки запросов каждого канала. Работа четырехканального приоритетного устрюйства заключается в следующем. В исходном состоянии на входы синхронизации 29-31 поданы логические нули, выходной регистр 5 сброшен, т.е. на выходах поддерживаются сигналы логических нулей, на выходах элемента. ИЛИ-НЕ 24, формирователя 25 импульса и элемента И-НЕ 1-0 поддерживаются сигналы логических единиц. Дешифратор 7 закрыт сигналом логической единицы на входе 9, на входы синхронизации С-триггеров поданы логические нули. Триггеры 15 блоков установлены в единичное состояние. .Сигналы запросов на связь с устройством общего пользования (на фиг.1 не показаны) поступают на входы 3.(-34 в произвольные моменты времени в виде постоянных уровней логической единицы. Сигнал запроса поступает на вход устройства при отсутствии сигнала разрешения (логической единицы) на соответствующем выходе Константы А (i 1,2,3,4) поступают на входы 2. По положительному фронту синхронизирукнцего сигнала на вЛоде 29 производится запись входной информации в регистры . При отсутствии запроса,в i-м канале на выходе 23 блока 4 присутствует логическая единица, которая |В виде сигнала готовности блока 4, передается через соответствующий элемент ИЛИ 18 на вход элемента И-НЕ 10, выполняющего функцию сбора сигналов готовности от всех блоков 4 J. Если запросы отсутствуют во всех каналах, то в момент поступления синхронизирующего импульса (логи- , ческой единицы) на вход 31 элемент И-НЕ 10 переключается в нулевое состояние, на вход 9 дешифратора 7 . поступает разрешающий сигнгш, на одном из выходов дешифратора 7 формируется логическая единица. Это, однако, не приводит к изменению состояния регистра 5, так как на входы сброса R всех триггеров поданы логические нули с единичных плеч триггеров 22 -22;{. При наличии запроса в i-м канале в соответствующий триггер 22, записывается логическая единица. При поступлении логической единицы на вход 30 срабатывает, элемент И 17, запускается датчик 11, вырабатывается очередное случайное число, которое проходит через группу 12 элементов И. Если число на выходе этой группы меньше или равноА , то на выходе узла 14 формируется логическая единица, которая, пройдя через элементы И 16 и ИЛИ 18, поступает .в виде сигнала готовности блока 4, на вход элементаИ-НЕ 10. При поступлении логической единицы на вход 31 триггер 15 устанавливается в единицу и сигналом с нулевого плеча закры вает элемент И 17, препятствуя выработке очередного случайного числа Если выработанное число на выходе группы элементов И 12 случайное числ больше А, то сигнал готовности не вырабатывается, так как на выходе узла 14 сравнения формируется логический нуль, запирающий элемент и 16 Триггер 15 при этом поддерживает на нулевом плече логическую единицу, разрешая выработку очередного случай ного числа. В одном из последующих тактов под действием сигнала на выходе 30 случайное число на выходе группы 12 элементов И окажется в диапазоне 0-AJ. После этого, как уж было рассмотрено, формируется сигна готовности, а сигнал триггера 15 пр останавливает работу датчика 11. После получения сигналов готовности от всех блоков в момент посту ления сигнала логической единицы на вход 31 срабатывает элемент И-НЕ 10 открывая дешифратор 7. Положительны фронт сигнала с одного из выходов дешифратора 7 производит запись еди ницы в один из триггеров , а именно, в триггер, соответствующий налу, .для которого значение случайного числа на выходе блока 4 оказалось максимальным. Сигнал логическо единицы с выхода указанного триггер поступает в активное устройство в качестве сигнала разрешения доступа к устройству общего пользования. Эт же сигнал проходит через элемент И24 и закрывает элемент- И-НЕ 10, пре пятствуя формированию сигналов на выходе дешифратора 7 и изменению со тояния регистра 5 вплоть до окончания сеанса связи активно.го устройст с устройством общего пользования. При окончании сеанса связи снима ется сигнал запроса с входа 3,, сбра сываются триггер 22. соответствующе о канала, один из триггеров региста 5, на всех выходах форми уются логические нули, на выходе лемента И-НЕ 24 возникает уровень огической единицы, с выхода формиователя 25 импульса на входы сбрра R триггеров 15 передается кратковременный импульс установки нулевого состояния. В этом же такте производится опрос сигналов готовности импульсом, поступающим на вход 31.. Если есть запросы и имеются готовности всех блоков , то на одном из выходов 84-84 формируется сигнал разрешения. Если нет сигналов готовности от некоторых блоков, то производится выработка случайных чисел до тех пор, пока сигналы готов-Нрсти не появятся и т.д. Синхронизация устройства может; осуществляться периодическими nocj|ieдовательностями импульсов СИ 1-СИЗ, которые поступают соответственно на входы 29-31. Синхронизирующие импульсы СИ 1 и СИ 2 могут совпадать по времени или отличаться частотой с чедования. в последнем случае группа |апросов принимается на входные peri стры и изолируется на период повторения импульсов СИ 1 от пополнения. Промежуток времени Т между импульсами СИ 2 и 3 в обоих случаях должен быть достаточным для компенсации времени переходных процессов в регистрах 19.-194, в блоках 4,|-44, 6 и 7, длительность импульса СИ 3 (т 2) выбирается достаточной для надежного срабатывания триггеров под действием этого импульса после его прохождения по цепи 31 10 - 9 - 7 на вход С. Возможны и другие способы синхронизации, например, синхронизация входных регистров . с разной частотой или в разные моменты времени, раздельная синхронизация регистров 19 и триггеров 22 и т.д. Синхррнизирующие элементы 24 и 25 служат для фиксации момента освобождения устройства общего Пользования и могут быть исключены при наличии интерфейсных линий, характеризующих занятость устройства общего пользования. Таким образом, изобретение позволяет значительно расширить функционсшьные возможности известного устройства за счет автоматического и оперативного перераспределения приоритетов каналов при отключении или же подключении одного из них. Формула изобретения , Многоканальное устройство приоритета, содержащее блок определения номера старшего канала, выход которого соединен с информационным входом дешифратора, выходы которого соедийены с группой разрешающих входов выходного регистра, выходы выходного регистра являются выходами устройства, три шины синхронизации, а в каждом канале - входной регистр, триггер запроса и блок формирования кода приоритета, выполненный в виде Д-триггера, двух элементов И и элемента ИЛИ, причем первая шина синхронизации устройства соединена с тактовыми входами входных и триггеров запроса каналов, вторая шина синхронизации - с первымвходом первого элемента И блока формирования кода приоритета канала, третья ишна синхронизации соединена с С-входами Д-триггеров каналов, запросные входы устройства соединены с установочными входами соответствующих :триггеров запроса каналов, выходы входного регистра канала соединены с группой информационных входов блока формирования кода приоритета канала, группа выходов блока формирования кода приоритета канала соединена с соответствующей группой входов.блока определения номера старшего канала, информационные входы входного регистра канала являютс соответствующей группой информационных входов устройства, отличающееся тем, что, с целью расширения его функциональных возможностей за счет оперативного изменения дисциплины обслуживания, оно содержит два элемента И-НЕ, формирователь импульсов, а в блоке формировании кода приоритета каждог канала - узел маскирования, датчик случайных чисел, группу элементов И и узел сравнения, причем группа информационных входов блока формирования кода приоритета канала соединена с первой группой входов узла сравнения канала и через узел маскирования канала - с первыми входами группы элементов И канала, выход первого элемента И канала через датчик случайных чисел соединен со вторыми входами группы элементов И канала, выходы группы элементов И канала соединены совторой группой входов узла сравнения канала и с группой выходов блока формирования кода приоритета канала, прямой выход триггера запроса канала является одним из выходов группы выходов блока формирования кода приоритета канала и соединен со вторым входом первого элемента И канала, с первым входом второго элемента И канала и с соответствующим информационным входом выходного регистра, инверсный выход триггера запроса и выход второго элемента И канала через элемент ИЛИ канала соединены с соответствующими информационными входами первого элемента И-НЕ, выход которого соединен с управляющим входом дешифратора выход узла сравнения канала соединен с D-входом Д-триггера канала и со вторым входом второго элемента И ка-нала, инверсный выход Д-триггера канала соединен с третьим входом первого элемента И канала, выходы выходного регистра через второй элемент И-НЕ соединены с управляющим входом первого элемента И-НЕ и со вхдом формирователя импульсов, выход которого соединен с R-входом Д-триггеров каналов.

Источники информации, принятые во внимание при экспертизе

№ 1.540.960, кл. G 4 А, 1979 (прототип) .