Устройство для контроля последовательности чередования импульсных сигналов Советский патент 1988 года по МПК H03K5/19 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля импульсных последовательностей в авто- матизированНых системах управления и является усовершенствованием изобретения по авт. св. № 1256184.

Цель изобретения - расширение функциональньрс возможностей за счет контроля появления ложных импульсных сигналов во время действия очередного контролируемого сигнала.

Поставленная цель достигается за счет введения группы элементов И, второго элемента ИЛИ, дешифратора и новых связей.

На чертеже приведена структурная схема устройства.

Устройство для контроля последова тельности чередования импульсных сигналов содержит многоканальный коммутатор 1, элемент РШИ 2, элемент НЕ 3, группу элементов И 4, счетчик 5, элемент И 6, элемент ИЛИ 7, депшфра- тор 8, входные шины (9-1) - (9-п), выходные шины 10 и 11.

Входные шины (9-1) - (9-п) устройства соединены с информационными входами многоканального коммутатора 1, входами элемента ИЛИ 1 и первыми входами элементов И группы 4. Управляющая группа входов многоканального коммутатора 1 соединена с выходами счетчика 5 и входами дешифратора 8, выходы которого соединены со вторыми входами элементов И группь: 4. Выходы элементов И группы 4 соединены со входами элемента ИЛИ 7, выход которого соединен с выходной .шиной 11 устройства. Выход многоканального коммутатора 1 соединен со входом счетчика 5 и входом элемента НЕ 3, выход которого соединен с первым входом элемента И 6. Выход элемента ИЛИ 2 соединяется со вторым входом элемента И 6, выход которого соединяется с выходной шиной 10 устройства.

Устройство работает следующим об- разом.

Перед началом работы счетчик 5 устанавливается в нулевое состояние любым известным способом (цепи сброса не показаны). Выходы счетчика 5, подключенные к второй управляющей группе входов коммутатора 1, задают номер опрашиваемой входной шины. При установке счетчика 5 в нулевое сос

д

-

5

тояние к выходу коммутатора 1 подключается первая входная шина . Сигнал, поступивший на первый вход коммутатора 1, проходит на его выход и вход счетчика 5. По окончании входного сигнала счетчик 5 изменяет свое- состояние на последующее и тем самым к выходу коммутатора 1 подключается следующая, т.е. вторая входная шина. При правильном чередовании входных сигналов процесс повторяется. Каждый из поступающих на входные шины (9-1) - (9-п) сигналов также поступает на вход элемента ИЛИ 2 и с его выхода На второй вход элемента И 6. Элемент И 6 первым входом подключен к выходу коммутатора 1 через инвертор 3 и поэтому при отсутствии сигнала на выходе коммутатора 1 элемент И 6 открьша- ется по первому входу и наоборот при наличии сигнала на выходе коммутатора 1 элемент И 6 закрывается по первому входу. При правильном чередовании сигналов на входных шинах (9-1) - (9-п) устройства элемент И 6 открывается по второму входу и закрывается по первому, т.е. на выходе элемента И 6 и на выходной шине 10 сигнал отсутствует.

При нарушений порядка чередования сигналов на входных шинах (9-1) - (9-п), например, после прихода сигнала на входную шину 9-1 поступает сигнал на входную шину 9-3, на выход коммутатора 1 сигнал не проходит, так как код на второй управляющей группе входов коммутатора 1 подключа- ет к его выходу входную шину 9-2. При отсутствии сигнала на выходе коммутатора 1 открывается по. первому входу элемент И 6 и сигнал с входной шины 9-3 через элемент ИЛИ 2 проходит че- рез элемент И 6 на выходную шину 10. Наличие сигнала на выходной шнне 10 свидетельствует о нарушении порядка чередования входных импульсов.

При поступлении на любой из входов двух импульсов вместо одного устройство формирует на выходной шине 10 сигнал нарушения порядка чередо- вания следующем образом.

По окончании входного сигнала счетчик 5 устанавливается в его следующее положение и подключает к выходу коммутатора 1 следующую входную шину. Сигнал, поступивший вторично на ту же входную шину, не поступает на выход коммутатора 1 и не закрыва

3I

ет по первому входу элемент И 6, но проходит через элемент ИЛИ 2 на второй вход элемента И 6. Так как элемент И 6 оказывается открыт по двум входам, то на его выходе и на выходной шине 10 появляется сигнал нарушения порядка чередования.

При наличии на контролируемой входной шине постоянного счетчик 5 не изменяет своего состояния, так как он работает по опаду входного сигнала и, следовательно, не подключает к выходу коммутатора 1 следующую входную шину.-Поступление сигнала иа следующую входную шину приводит к формированию сигнала нарушения порядка чередования входных сигналов аналогично.

Контроль одновременного появления на входных шинах (9-1) - (9-п) ложных сигналов во время действия очередного контролируемого сигнала осуществляется следующим образом.

Дешифратор 8 формирует низкий уро- вень сигнала на выходе, соответствующем состоянию счетчика 5. Низкий уровень с выхода дешифратора 8 поступает на первый вход соответствующего элемента И группы 4, тем самым блокирул прохождение сигнала, поступакще- го на второй вход этого элемента И. Таким образом, иа входы элемента ИЛИ 7 через группу 4 элементов И поступают сигналы с входных шин (9-1) - (9-п), кроме блокированного очередного сигнала, номер которого определяется состоянием счетчику 5. Поэтому сигнал, поступивший иа любую входную шину (9-1) - (9-п), кроме очередной, вызывает появление сигнала иа выходе элемента ШШ 7 и соответственно на выходиой шиие 11 устройства.

0

5

37

0

5 о

5

0

114

Наличие двух выходных шин 10 и 11 позволяет анализировать характер ошибки чередования импульсных сих на- лов.

Предлагаемое устройство контролирует порядок чередования асинхронных сигналов и формирует сигнал сбоя на выходHbES шинах 10 и 11 в случае нарушения порядка поступления асинхронных сигналов на входные шины, при поступлении нескольких сигналов вместо одного (прерывающийся сигнал), при наличии на входных шинах постоянного сигнала, а также формирует сигнал сбоя только на выходной шине 11 при наличии ложных сигналов на входных шинах во время действия очередного контролируемого сигнала.

Формула изобретения

Устройство для контроля последовательности чередования импульсных сигналов по авт. св. № 1256184, отличающееся тем, что, с целью расширения функциональньж возможностей за счет контроля появления ложных импульсных сигналов во время действия очередного контролируемого сигнала, оно дополнительно содержит группу элементов И, второй элемент ИЛИ и деши(й)атор, входы которого соединены с выходами счетчика, выходы дешифратора соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены с соответствз щими входными шинами устройства, выходы элементов Н группы соединены с входами второго элемента ИЛИ,- выход которого является вторым выходом устройства.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля импульсных последовательностей в автоматизированных системах управления. Цель изобретения - расширение функ- цио нальнах возможностей - достигается за счет контроля появления ложных импульсных сигналов во время действия очередного контролируемого сигнала. Для этого в устройство введены группа элементов И 4, второй элемент ИЛИ 7, дешифратор 8 и соответствующие функциональные связи. Кроме того, устройство содержит многоканальный коммутатор 1, первый элемент ИЛИ 2, элемент НЕ 3, счетчик 5, элемент И 6, входные шины (9-1) -