Устройство фазового пуска Советский патент 1988 года по МПК H04L7/02 

ГЧ)

Фиг

1

ИзоГфетение относится к электросвязи, может использоваться при передаче дискретных сообщений в системах сеансной связи и является усовершенствованием изобретения по авт. св. № 1282347.

Цель изобретения - расширение функциональных возможностей путем увеличения команд фазового пуска. JQ

На фиг.1 представлена структурная . электрическая схема части устройства фазового пуска; на фиг. же, приемной части устройства.

Устройство содержит на передающей 15 стороне коммутатор 1, элемент ИШ 2, формирователь 3 сигналов Начальное положение, анализатор 4 рекуррентной последовательности, регистр 5 сдвига, триггер 6, дополнительный триггер 7, 20 элемент И 8, первый и второй дополнительные элементы И 9 и 10, блок 11 сравнения, схемы 12 совпадения, блок 13 памяти, шифратор 14, элемент ИЛИ 15 и инвертор 16.25

На приемной стороне устройство содержит дешифратор 17 команд, коммутатор 18, дополнительный коммутатор 19, элемент ИЛИ 20, первый, второй, третий и четвер Тз1Й дополнительные 30 элементы ИЛИ 21 - 24, первый, второй, третий и четвертый блоки 25 - 28 сравнения, счетчик 29, дополнительный счетчик 30, триггер 31, первый и второй элементы И 32 и 33, первый, ,с второй и третий инверторы 34 - 36, регистр 37 сдвига, дополнительный регистр 38 сдвига и первый и второй дешифраторы 39 и 40.

Устройство фазового пуска работа- дд ет следующим образом.

Работа устройства основывается на разбиении всей рекуррентной последовательности максимальной длины на равные участки и передачи их в прямом или инвертированном виде. Каждому адресату соответствует свой участок передаваемой последовательности, причем при передаче его в прямом виде - одному корреспонденту, а при передаче в инвертированном виде - другому корреспонденту. Каждый участок разбиения в соответствии со свойством ре- курренты начинается и заканчивается вполне определенной комбинацией, за- писанной в регистр сдвига. Например, последовательность максимальной длины, формируемая 10-разрядным регистром сдвига (1021 бит),разбивается на

14154472

десять участков длиной 100 бит каждый, что соответствует девяти адреса корреспондентов с участками, передаваемыми в прямом виде, девяти адресам корреспондентов с участками, передаваемыми в инвертированном виде, и одному циркуляру. При этом на передаче коммутатор 1, который представляет собой обычный переключатель устанавливается в определенное положение, соответствующее адресу выбран ного корреспондента.

На одной из N выходных шин коммутатора 1 (N - половина числа адресов.) появляется потенциал, поступающий на формирователь, а на управляющий вход устройства в случае переда чи участка рекуррентной последовательности в прямом виде сигнал не поступает, и с прямого выхода дополнительного триггера 7 на первый вход первого дополнительного элемента И 9 подается сигнал, разрешающий поступление участка рекуррентной последова тельности в прямом виде на выход уст ройства. В противном случае управляю щим сигналом триггер 7 устанавливается в состояние, при котором с его инверсного выхода на первый вход вто рого дополнительного элемента И 10 подается сигнал, разрешающий поступление участка рекуррентной последова тельности на инвертор 16, а следовательно, выдачу участка рекуррентной последовательности на выход устройства в инвертированном виде. По сигналу Пуск с выхода триггера 6 формирователь 3 в зависимости от адреса устанавливает разряды регистра 5 сдвига в требуемое начальное положение, одновременно триггер 6 с помощь элемента И 8 замыкает цепь обратной связи регистра 5 сдвига.

Под действием тактовых импульсов на выход устройства поступает рекуррентная последовательность в прямом или инвертированном виде, начиная с записанной начальной комбинации, до тех пор, пока в регистре сдвига не окажется комбинация, соответствующая концу заданного участка последовательности. Эта комбинация вьщеляется с помощью анализатора 4, на который по одной из N входных щин поступает сигнал от коммутатора 1, При этом в зависимости от выбранного адреса шиф ратор 14 устанаялинлет k блока памяти в состояние, соответствукидее

дый, что соответствует девяти адреса корреспондентов с участками, передаваемыми в прямом виде, девяти адресам корреспондентов с участками, передаваемыми в инвертированном виде, и одному циркуляру. При этом на передаче коммутатор 1, который представляет собой обычный переключатель устанавливается в определенное положение, соответствующее адресу выбранного корреспондента.

На одной из N выходных шин коммутатора 1 (N - половина числа адресов.) появляется потенциал, поступающий на формирователь, а на управляющий вход устройства в случае переда чи участка рекуррентной последовательности в прямом виде сигнал не поступает, и с прямого выхода дополнительного триггера 7 на первый вход первого дополнительного элемента И 9 подается сигнал, разрешающий поступление участка рекуррентной последовательности в прямом виде на выход устройства. В противном случае управляющим сигналом триггер 7 устанавливается в состояние, при котором с его инверсного выхода на первый вход второго дополнительного элемента И 10 подается сигнал, разрешающий поступление участка рекуррентной последовательности на инвертор 16, а следовательно, выдачу участка рекуррентной последовательности на выход устройства в инвертированном виде. По сигналу Пуск с выхода триггера 6 формирователь 3 в зависимости от адреса устанавливает разряды регистра 5 сдвига в требуемое начальное положение, одновременно триггер 6 с помощь элемента И 8 замыкает цепь обратной связи регистра 5 сдвига.

Под действием тактовых импульсов на выход устройства поступает рекуррентная последовательность в прямом или инвертированном виде, начиная с записанной начальной комбинации, до тех пор, пока в регистре сдвига не окажется комбинация, соответствующая концу заданного участка последовательности. Эта комбинация вьщеляется с помощью анализатора 4, на который по одной из N входных щин поступает сигнал от коммутатора 1, При этом в зависимости от выбранного адреса шифратор 14 устанаялинлет k блока памяти в состояние, соответствукидее

3141

конечной k-разрядной комбинации участка рекуррентной последовательности, С поступлением каждого тактового им- иульса на схемах 12 совпадения происходит сравнение состояния разрядов регистра 5 сдвига с комбинацией, записанной в блоке 13 памяти. При одинаковых состояниях на выходах всех схем совпадения 12 появятся О, при этом на выходе элемента ИЛИ 15 появится сигнал О, который переключает триггер 6 в исходное состояние.

Передача заданного участка рекуррентной последовательности, соответ- ствующего конкретному адресу, прекращается. На приеме дополнительный коммутатор 19, которьш представляет собой обычный переключатель, в зависимости от необходимости приема уча- стка рекуррентной последовательности в прямом или инвертированном виде (что зависит от адреса получателя) подключает к входам второго дешифратора 40 разряды регистра 37 сдвига или дополнительного регистра 38 сдвига соответственно. Входной сигнал поступает на вход первого блока 25 сравнения, через третий инвертор 36 - на вход третьего блока 27 сравнения, через коммутатор 18 - на вход регистра 37 сдвига и через коммутатор 18 и первый инвертор 34 - на вход дополнительного регистра 38 сдвига. В случае приема участка рекуррентной пос- ледовательности в прямом виде в момент выделения безыскаженного зачетного участка на выходе счетчика 29 появляется сигнал, приводящий триггер 31 в состояние, разрешающее про- хождение сигнала через первый элемент И 32, отключающий с помощью коммутатора 18 вход устройства и замыкающий цепь обратной связи регистра 37 сдвига, который начинает автономное формирование участка последовательности до выделения конца участка рекуррентной последовательности дешифраторами. Второй дешифратор 40 у каждого корреспондента выделяет только свою определенную комбинацию конца участка рекуррентной последовательности. Дешифратор 17 команд одинаковый у всех корреспондентов (дешифратор циркулярного соотношения). Если для циркуляра выбран последний участок рекурренты, то дешифратор 17 команд вьщеляет комбинацию, соответствующую концу рекуррентной последовательности. Участок

рекуррентной последовательности, со- отнетствующий циркулярной передаче, передается только в прямом виде.

В случае приема участка рекуррентной последовательности в инвертированном виде в момент выделения безыскаженного, (зачетного) участка на вь1- ходе дополнительного счетчика 30 появляется сигнал, приводящий триггер 31 в состояние, разрешающее прохождение сигнала через второй элемент И 33, отключающий с помощью коммутатора 18 вход устройства и замыкающий цепь обратной связи дополнительного регистра 38 сдвига, который начинает автономное формирование участка последовательности до выделения конца участка рекуррентной последовательности вторым дешифратором 40.

Формула изобретения

Устройство фазового пуска по авт. св. № 1282347, отличающееся тем, что, с целью расширения функциональных возможностей,путем увеличения команд фазового пуска, введены на передающей стороне дополнительный триггер, первый и второй дополнительные элементы И, инвертор и элемент Ш1И, при этом первый вход дополнительного триггера является входом сигнала управления устройства второй вход дополнительного триггера подключен к выходу анализатора рекуррентной последовательности, прямой и инверсный выходы дополнительного триггера связаны с первыми входами первого и второго дополнительных элементов И соответственно, выход элемента И подключен к вторым входам первого и второго дополнительных элементов И, выход первого дополнительного элемента И соединен с первы входом элемента ИЛИ, второй вход которого подключен к выходу инвертора, вход которого подключен к выходу второго дополнительного элемента И, при этом выход элемента ИЛИ является выходом устройства, а на приемной стороне - второй, третий и четвертый дополнительные элементы ИЛИ, первый и второй элементы И, третий и четвертый блоки сравнения, дополнительный счетчик, дополнительный коммутатор, дополнительный регистр сдвига, первый, второй и третий инверторы и

51/.

триггер, при птом выход второго блока сравнения соединен с первым управляю- Щ1ГМ входом коммутатора через последовательно соединенные первый элемент И и BTopoi t дополнительный элемент ШВ{, выход счетчика подключен к второму управляющему входу коммутатора череч третий дополнительном элемент ИЛИ, выход счетчика подключен также к первому входу триггера, второй вход которого соединен с выходом дополнительного счетчика и вторым входом третьего дополнительного элемента ИЛИ, прямой выход триггера подключен к второму входу первого элемента И, инверсный выход триггера подключен к второну входу второго дополнительного элемента ИЛИ через второй элемент И, при этом выход коммутатора через первый инвертор подключен к информационному входу дополнительного регистра сдвига, соответствующие раз76

ряды которого соединены с первым и вторым входами третьего блока сравнения, выход которого пбдключен к первому входу четвертого блока сравнения и через второй инвертор - к второму входу второго элемента И, информационный вход коммутатора подключен через третий инвертор к второму входу

четл ертого блока сравнения, выход котсфого соединен с входом Установки и через четверть1й дополнительный элемент ИЛИ - с входом Сброс дополнительного счетчика, второй вход четвертого дополнительного элемента ИЛИ соединен с выходом первого детифрато- ра, выходы разрядов регистра сдвига подключены к входу второго дешифратора через дополнительный коммутатор,

при этом выходы разрядов дополнительного регистра сдвига подключены к другому входу дополнительного ком1чу- тато1)а.

Изобретение относится к электросвязи и может использоваться при передаче дискретных сообщений в системах сеансной связи. Цель изобретения - расширение функциональных возможностей путем увеличения команд фазового пуска. Для достижения цели в устр-во введены на передающей стороне элемент ИЛИ 15, инвертор 16 и дополнительно триггер 7 и элементы Н 9, 10, а на приемной стороне - три дополнительных элемента ИЛИ,два элемента И, два блока сравнения, дополнительные счетчик, коммутатор, регистр сдвига, три инвертора и триг гер. Работа устр-ва основывается на разбиении всей рекуррентной последовательности максимальной длины на равные участки и передачи их в прямом или инвертированном виде. Каждому адресату соответствует свой участок передаваемой последовательности, причем при передаче его в прямом виде - одному корреспонденту, а при передаче в инвертированном виде - другому корреспонденту. Каждый участок разбиения в соответствии со свойством ре- курренты начинается и заканчивается определенной комбинацией. 2 ил. (Л