Устройство регулирования динамического диапазона информационных звуковых сигналов в цифровом виде Советский патент 1988 года по МПК H03G1/04 

ч|

Изобретение относится к радиотехнике и может быть использовано в цифровых радиоприемных устройствах.

Цель изобретения - увеличение эф- фективности.

На чертеже изображена структурная электрическая схема устройства регулирования динамическогр диапазона.

Устройство регулирования динами- ческого диапазона содержит элемент 1 задержки, первый перемножакяций цифро- аналоговый преобразователь 2, селектор 3 модуля старших разрядов, второй перемножающий цифроаналоговый преоб- разователь 4, инвертор 5, третий перемножающий цифроаналоговый преобразователь 6, вычитатель 7, интегрирующее звено 8, сумматор 9, источник 10 эталонного напряжения, регулируемьй делитель 11 напряжения и аттенюатор .1-2.

Устройство работает следующим образом.

Информационный звуковой сигнал в цифровом виде поступает на вход элемента 1 задержки и на вход селектора 3 модуля старших разрядов. Элемент 1 задержки осуществляет задержку сигнала на время, равное времени интегри- рования интегрирующего звена 8, За- держанньй сигнал поступает на один вход первого перемножающего цифро- аналогового преобразователя 2.

Селектор 3 модуля старших разря- дов.выделяет п старших разрядов, которые поступают на вход второго перемножающего цифроаналогового преобразователя 4 и на вход инвертора 5, имеющего п разрядо-в. Инвертированные значения старших разрядов поступают на.один вход третьего перемножающего цифроаналогового преобразователя 6.

Напряжения с выходов второго 4 и третьего 6 перемножающих цифроанало- говых преобразователей поступают на вход вычитателя 7, формирующего разность этих напряжений, которая подается на интегрирующее звено 8. С выхода интегрирующего звена полученное напряжение поступает на один вход сумматора 9, на другой вход которого подается напряжение с выхода источника 10 эталонного напряжения через регулируемый делитель 11 напряжения. Это же напряжение поступает на вход аттенюатора 12, который формирует напряжение двух полярностей. Если регулятор аттенюатора 12 (не показан) находится в одном из крайних положений, то на выходе аттенюатора формируется максимальное по абсоют- ной величине напряжение одной полярности, а если регулятор находится в другом крайнем положении, то формируется максимальное напряж ние другой полярности. Это напряжение поступает на другие входы первого и второго перемножаиядих цифроаналого- вых преобразователей. В том случае, если регулятор аттенюатора 12 находится в среднем положении, то на выходе аттенюатора 12 напряжение равно нулю. В этом случае независимо от цифрового код а, поступакндего на входы второго и третьего цифроаналоговых преобразователей, напряжение на их выходах равно нулю. Следовательно на первом входе сумматора 9 будет также нулевое напряжение, а на другой вход поступает постоянное напряжение с выхода регулируемого делителя 11 напряжения. При изменении положения регулятора регулируемого делителя I1 напряжения (не показан) меняется величина напряжения, подаваемого на один вход первого перемножающего цифроаналогового преобразователя 2, на другой вход которого подается сигнал с выхода элемента 1 задержки. Таким образом, осуществляется ручная регулировка громкости.

При смещении регулятора аттенюатора 12 из среднего положения на выходе вычитателя 7 формируется напряжение, величина и полярность которого соответствует уровню входного сигнала и зависит от положения регуляторов аттенюатора 12 и регулируемого делителя 11 напряжения.

С выхода вычитателя 7 напряжение поступает на интегрирующее звено, которое формирует среднее значение напряжения, т.е. на сумматоре 9 происходит сложение напряжения, соответствующего осредненному уровню входного сигнала, с напряжением, определяющим уровень гр.омкости, поступающим с входа регулируемого делителя П напряжения. Таким образом, при одном направлении смещения регулятора аттенюатора 12 происходит компрессирование сигнала, а при другом направлении смещения - зкспандирование сигнала. /

В режиме экспандирования при уменьшении входного до нулевого уров3J4

ня, выходной сигнал сумматора 9 также уменьшается до нулевого уровня, что обеспечивает увеличение динамического диапазона выходных сигналов, а следовательно, и эффективность устройства регулирования динамического диапазона.

Формула изобр е т е и и я

Устройство регулирования ческого диапазона информационных звуковых сигналов в цифровом виде, содержащее последовательно соединенные элемент задержки, вход которого является входом устройства, и первый пе- ремножамящй цифроаналоговый преобразователь, последовательно соединенные селектор модуля старших разрядов, вход которого подключен к входу устройства, и второй переьшожакщий цифроаналоговый преобразователь, последовательно соединенные источник эта77

лонного напряжения, регулируемый делитель напряжения и сумматор, выход которого подключен к другому входу первого перемножающего цифроаналого- вого преобразователя, а также интегрирующее звено и аттенюатор, отличающееся тем, что, с целью увеличения эффективности, введены последовательно соединенные инвертор, третий перемножаю1Щ1Й цифроаналоговый преобразователь и вычитатель, включенные между выходом селектора модуля старших разрядов и входом интегрирующего эвена, причем выход второго переыножаюа его цифроаналогового преобразователя подключен к другому входу вычитателя, выход интегрирующего звена подключен к другому входу сумматора, а аттешоатор включен меяду выходом регулируеьюго делителя напря- жешм и другими входами второго и третьего перемножакяцих Цифроаналого- вых преобразователей.

Изобретение относится к радиотехнике. Цель изобретения - увеличение эффективности. Устр-во содержит эл-т задержки 1, перемножацощие цифро- аналоговые преобразователи (ПЦАП) 2, 4 и 6, селектор 2 модуля старших разрядов, инвертор 5, вычитатель 7, ин- тегрирукщее звено 8, сумматор 9, источник 10 эталонного напряжения, регулируемый делитель I1 напряжения и аттенюатор 12. Информационный звуковой сигнал в цифровом виде поступает на селектор 3 и одновременно задержанный на время, равное времени интегрирования, поступает на ПЦАП 2. Выделенные селектором 3 п старших разрядов одновременно поступают на ПЦАП 4 и после инвертирования на ПЦАП 6, из выходных напряжений которых формируется их разность. Далее полученное напряжение интегрируется и поступает в сумматор 9, где происходит сложение этого напряжения, соответствующего усредненному уровню входного сигнала, с напряжением делителя 1 1, определякяцим уровень громкости. При этом смещение регулятора аттенюатора 12 в одном направлении обеспечивает компрессирование сигнала, а в другом направлении - экспан- дирование. В режиме экспандирования при уменьшении входного сигнала до нулевого уровня выходной сигнал сумматора 9 также уменьшается до нулевого уровня. Это обеспечивает увеличение динамического диапазона выходных сигналов, а также увеличение эффективности устр-ва. 1 ил. (Л 4