Цифровой накопитель Советский патент 1988 года по МПК H03K23/00 

(/

С

11:ия )|)етен11е u носит, я к вычисли гсмьиой к хнике и M(j/K(. T быть использовано в син- тезато)ах частот в качестве формирователя дискретной сетки частот или делигеля с нере менным ко : ффициентом деления.

Цель изобретения уве.1ичение Г)1)) действия путем наралле.пьнсич) формирования двух сумм и расширение функциона;1Ь- ных возможностей за счет обеспечения равномерности процесса накопления.

На фиг. 1 приведена функциональная схема цифрового иакопнгеля; на фиг. 2 -- временные диагра.ммы работ) накопители.

11ифровой наконите. 1Ь содержит первый 1 вгорс й 2 и третий Л регистры, нереключа- те:1ь 4 кодов, первый суммато() 5, нервую н вторую входные шины 6 и 7, 1и,1ходнук) IHH- ну 8, арифметик()-ло1 ический блок 9. второй су.мматор К). В1,1ход нервого с ммато)И Г) является выходом 11 переполнения усгройст- ва, унравляюший вход третьего )егистра 3 яв.яется тактовым входом 12 устройства.

На временнь1х работы уст ройства (фиг. 2) обозначены: а последо- вате.льноеть такговых импульсов с частотой / ,); б изменение кода на выходе су.ммато- И): в изменение кода на выходе су.мма- тора Г); г изменение кода на выходе ре- i HCT|ia 3; д - сигнал на В1 1ходе 1 1 переноса.

Накопи гель 1лботает с.тедуклцнм об ра;-1ом.

В нсхо.чном с(1с:ч) н ре1 ист|)е 1 занн- сапо число .Л, и pei нс гре 2 число К, кото- i oe )авно .(-(Q Pi, |-де А входное мне.10 на первой входнсп шине fi; Р - вход- но( чис.ю на второй входной шине 7 или д. данного случаи эю рабочая емкость накони.теля: О полная емкость накопителя

д-2,

I де . V 4Hc:i(j р,1зрядов наконите.чя.

И гак, в ре: негр 2 че()ез арифметико-л(- I ический блок 9 занисывае i ся чис. Ю, )авное сумме входного числа Л и чнсла, получаемого как разность между полной емкост1)К) 1ако1ПП е, ;я и требуемо) табочей емкос- ыо, 1 а П1ме;) Р.

Л.о того %;ом( ;1та, пока нет liAUiy.Jbca перенос;; с ;-ум.ма 0|);| ,5, к -1Ход - |);ч С ;ра 3 ;(.|Д- ключен сумматора 10, (. приходом ка/кчцго следу1О его ихшульсп проис.уодит , вх( чнсла А. Код с В лхода регистра 3 ностх пает не то. |ько ia сумматор И), но и )а сумматор 5, I .Tt происходит е Ч) с чис. к-м К. Как то.лько сумма К и кода с ре истра , превысит емкост1 сумматора 5 Q, на ei o вьгходе 1оя 1лиется сигнал переноса, которм iipon3iH). uiT ерс- ключe lH(нepeк.лкJчaгe.:lя 4 ко.то. н к Bxo. iv рег лстра 3 одк.11очаетси вьгход сумма гора 5. С тактово ч:- , )ает- ся ин(})о) с сумматора 3 н ре1 исг| 3 и на в)1ходе сумматора S исчезает сигна,: переноса, к рек..ючате,:) 4 кодере воз().аетси и ). no. io/r;eH ie, т. е.

к входу регистра 3 подключается выход сумматора 10.

Таким образом, за счет подключения

к входу регистра 3 иного выхода сумматоров 5 или 10 на выходе регистра 3 набл1 дается равномерный характер накопления

(фиг. 2).

Число Р задает емкость накопителя, ее можно изменять в широких пределах, вплоть до Q. Изменяя число А, можно получать любые дискретные значения средней частоты следования импульсов переноса на выходе 11 с iaro.M F в соответствии с формулой

/..,

где /II

тактовая частота, подаваемая на тактовый вход 12; А входное число; F-

Р рабочая емкость накопителя. Предлагаемый накопитель можно применять и д,я получения дискретного множества частот в десятичной системе счисления, для этого достаточно также выполнить условие

5

5 Р

де

(2)

1оложительное

це. юе число.

На фиг. 2 приведены вре.менные диагра.мм,1 j)a6orb накопителя при .

,, е.мкость определяется как ближаЙ ая емкость больше рабочей. Полная

емкость равна .

Пгак, в регистр 1 записывается число А , в регистр 2 число А+(Q--P)4-|- -Н(32 25) 1 1.

К входу регистра 3 1 одключен выход сумматора 10 через переключатель 4 кодов, После 1рихода шестого тактового импульса на в)ходе 1 1 1ереноса появляется импульс, который 1 ереключает переключатель 4 кодов i сед,мой тактовый импульс записывает 0 1нформацию с су.мматора 5.

Таким образо.м, на выходе регистра 3 отражается равномерный процесс 1акоиления и значения кода .меняются от О до 24.

;- 1 )едлагаемый накопитель может рабо- и как де: итель с дробно-переменным коэффн 1 1ентом деления

/ ,(31

° v.i.

TCP

где -Vj требуемый коэффициент деления. Из (4) следует /(| Л -/гр, подставляя

п

5 в (3) получаем N -.

п

в цифровом накопи еле коэффициент дел1Ч1ия уста 1авливается непосредственно

по второй входной шине 7. Например, для получения Лд 3,47 достаточно установить , , тогда Л д 347/1(),47.

Формула изобретения

Цифровой накопитель, содержащий первый, второй и третий регистры, переключатель кодов и первый сумматор, первые входы которого соединены с выходами третьего регистра, входы первого регистра являются первой входной шиной накопителя, выходы третьего регистра являются выходной шиной накопителя, выход переполнения первого сумматора является выходом переполнения накопителя, отличающийся тем. что, с целью увеличения быстродействия путем параллельного формирования двух сумм и рения функциональных возможностей за счет

0

5

обеспечения равномерности процесса накопления, в него введены арифметико-логический блок и второй сумматор, первые входы которого объединены с первыми входами первого сумматора, входы первого регистра объединены с первыми входами арифметико- логического блока, вторые входы которого являются второй входной шиной накопителя, выходы арифметико-логического блока соединены с входами второго регистра, выходы первого и второго регистров соединены с вторыми входами соответственно второго и первого сумматоров, информационные выходы которых соединены с первыми и вторыми входами переключателя кодов, выходы которого соединены с входами третьего регистра, управ.чяюший вход которого яв,;яется тактовым входом накопителя, управляюп1ий вход переключателя кодов соединен с выходом переполнения первого сумматора.

Изобретение относится . вычислитель ной технике, а именно к устройствам синтезирования частот, и может быть использовано в качестве формирователя дискретной сетки частот или делителя с переменным коэффициентом деления. Изобретение нозво- ляет увеличить быстродействие наконителя путем нара,чле,1ьного формирования двух сумм и расширить его функциональные возможности за счет обеспечения равномерности процесса накопления, позволяющей получить на выходе накопителя код, который может быть иснользован как для вычислительных синтезаторов, так и для формирователей кодовых носледонательностей. Накопитель содержит три регистра, два сумматора, переключатель кодов и арифметико- логический блок. В.ходы lepBoro регистра являются первой входной шиной накопителя, а вторые входы арифметико-логического блока - его второй входной Н1иной. Выходы третьего регистра являются выходной шиной наконителя, а управляющий вход - тактовым входом наконителя. Выход переполнения первого сумматора яв,1яется выходом переполнения наконителя. 2 ил. с S

. /

П 12

r /A,

Iiizi3i i5|gr7|g|5i iffigt/3i/ tfli6i 7iyg|tflaiu/tfaai |al