Цифровой накопитель Советский патент 1985 года по МПК H03K25/00 

О)

со

О5

ЦИФРОВОЙ НАКОПИТЕЛЬ, содержащий генератор тактовых импульсов, входной и выходной регистры и сумматор, первые входы которого соединены с выходами выходного регистра и выходной шиной, а входы входного регистра подключены к первой входной шине, отличают; ий с я тем, что, с целью расширения функциональных возможностей, в него введены управляющий рёгиср, переключатель кодов, RS-триггер и элемент ИЛ1, выход генератора тактовых импульсов. подключен к R-входу RS -триггера и первому входу элемента ИЛИ, второй вход которого объединен с S-входом триггера и соединен с выходом переполнения сумматора, вторые входы которого подключены к выходам переключателя кодов, а выходы сумматора соединены с входами выходного регистра, вход синхронизации которого подключен к выходу элемента ИЛИ, выходы триггера соединены с соответствующими управляющими входами переключателя кодов, перto вые и вторые кодовые входы кото(Л рого подключены к выходам соответственно входного регистра и управляющего регистра, входы которого соединены.с второй входной шиной.

Фиг.1

Изобретение относится -к вычислительной технике и может быть использовано в качестве формирователя дикретной сетки частот с каналом компенсации накапливаемой фазовой погрешности.

Цель изобретения - расширение функциональных возможностей цифрового накопителя.

На фиг. 1 показана функциональная схема цифрового накопителя; на .фиг. 2 - временные диаграммы работы устройства.

Устройство содержит входной регистр 1, управляющий регистр 2, входы которых соединены соответственн с первой и второй входными шинами 3 и 4 записи числа, а выходы подключены к кодовым входам переключателя 5 кодов, управляющие входы которого соединены с выходами RS-триггера 6, R-вход которого соединен с выходом генератора 7 тактовых импульсов и первым входом элемента ИЛИ 8, второй вход которого подключен к S-входу RS -триггера 6 и выходу переполнения сумматора 9, другие входы которого соединены с выходами соответственно переключателя 5 кодов, выходного регистра 10 и выходной шиной 11. Входы регистра 10 соединены с выходами сумматора 9, а вход синхронизации подключен к выходу элемента ИЛИ 8.

На фиг. 2 приведены временные диаграммы работы накопителя, где обозначено: а - последовательность тактовых импульсов с частотой следрвания fo ; б - изменение цифрового значения на выходе переключателя 5 кодов ; в - изменение ин- формации на выходах регистра 10; г - процесс накопления информации на выходах сумматора 9; д - импульсы переполнения со средней частотой следования f- на выходе переполнения сумматора 9; е - последовательность импульсов на входе синхронизации регистра 10; ж - выход RS-триггера 6, управляющего включением числа, поступающего с шины 3 на выход переклю ателя 5 кодов.

Устройство работает следующим образом.

.При подаче на R-вход RS-триггера 6 тактовых импульсов с генератора 7 на его инверсном выходе

и переключатель 5 кодов пропускает на вход сумматора 9 число, записанное в регистр 1 по шине 3. Тактовые импульсы с частотой следования f(j поступают с выхода генератора 7 через элемент ИЛИ 8 на вход регистра 10 и синхронизируют запись результатов суммирования сумматором 9 в регистр 10 через равные интервалы времени. Суммарный результат возрастает каждый период тактовой частоты fo на постоянную величину, равную значению числа на входных шинах 3 (А). В момент переполнения емкости сумматора 9, равной 2 , где п - число выходных двоичных разрядов сумматора 9, на выходе сумматора 9 появляется импульс переполнения, который, поступая через элемент ИЛИ 8 на вход регистра 10, производит запись разницы между результатом суммирования и значением 2 в регистр 10 и, одновременно поступая на S-вход RS -триггера 6, устанавливает значение 1 на прямом выходе RS -триггера, что является командой переключателю 5 кода на включение числа с входной шины 4 (В) на входб сумматора 9, который осуществляет сложение числа, поступающего по шине 4, с записанной в регистр 10 разницей. Первый тактовый импульс, приходящий вслед за импульсом переполнения, производит запись результата суммирования чила, поступившего по шине 4, одноврменно переводит триггер 6 в исходное состояние и обеспечивает подачу числа,- поступившего по шине 3 на вход сумматора 9 до прихода следующего импульса переполнения. Дополнительное суммирование числа по шине 4 в момент переполнения сумматора 9 эквивалентно снижению емкости накопителя без изменения характера процесса накопления. Выбирая различные значения числа (В) можно изменять рабочую емкость (Р) накопителя в широких пределах

Р Q - В,

где Q 2 - полная емкость накопителя.

Изменяя число (А), получают любые дискретные значения средней частоты следования импульсов переполнения с шагом ( 4 F ) в соответствии с выражением А-. „ f ср А Р Q - В При наличии двоичного п -разрядного сумматора 9 несложно сформировать дискретное множество в десятичной системе счисления. Для Этого достаточно выполнить условие

J-l J

J L i I

J I t 1 I 1

где iF - шаг сетки частот; К 1,2,.,. - целое положительное число. в этом режиме коэффициент деления устройства равен отношению (В/А). Выбрав фиксированное десятичное значение числа .(А) и изменяя число (В), получим коэффициент деления накопителя, равный коэффициенту делителя с дробным переменным коэффициентом деления.

JZ 30

8 25 20 /5 ID 5

32 У

25

ги

)5 Ю 5

р h I I 11 I I 1 I I 11 I 1 I I IJ ж4III I-t