Устройство для параллельной обработки видеоинформации Советский патент 1988 года по МПК G06T1/00 

Изобретение относится к вычисли- i тельной технике и может быть использовано при обработке двухмерных массивов данных большой размерности, например, изображений.

Цель изобретения - расширение функциональных возможностей за счет выполнения операции определения ранга произвольного элемента вектора.

На чертеже представлена схема устройства.

Устройство содержит умножители 1, мультиплексоры 2, мультиплексор 3 выбора элемента вектора, блок 4 постоянной памяти, элементы И 5 и 6, элементы ИЛИ.7, сумматоры 8, элемент НЕ 9, входы 10 и 11 загрузки векторов устройства, вход 12 задания операции.

устройства, выход 13 устройства, вхо-20 ствляется трансляция содержимого 2Q-X ды 14 и 15 синхронизации устройства, вход 16 выбора элемента вектора устройства.

Устройство работает следующим образом.

При вьшолнении операции скалярного произведения двух векторов

25

разрядов выходов умножителей 1 через соответствующие элементы И 6 на входы соответствующих элементов ИЛИ 7, а так как выходы элементов ИЛИ 7 соединены с младшими разрядами входов соответствующих сумматоров 8 первой ступени древовидной сети, то осуществляется трансляция содержимого 2Q-x разрядов выходов умножителей 1 через соответствующие элементы 6 и 7 на младшие разряды входов соответствующих сумматоров 8. Посредством управляющего кода, поступающего с входа 16 устройства на управляющие входы мультиплексора 3 выбора элемента вектора, осуществляется передача заданного элемента с входа 10 загрузки элемента на выход мультиплексора 3 -и, соответственно, на адресный вход блока 4.

R

N

11А;В;

(1)

посредством входа 12 устройства мультиплексоры 2 включены в режим передачи элементов вектора В на информационные входы умножителей Г. Передача сигналов с выходов умножителей 1 через элементы И 5 и элементы ИЛИ 7 на входы сумматоров 8 разрешена. Таким образом, в каждом умножителе 1 выполняется операция умножения элементов векторов, результаты произведений транслируются через элементы И 5 и элементы ИЛИ 7 на входы сумматоров 8 древовидной сети, на выходе 13 устройства формируется результат операции скалярного произведения двух векторов (1).

Так как большинство стандартных умножителей содержат внутренние регистры приема входных данных и выходные регистры, запись элементов некторов А и В во внутренние регистры умножителей 1 синхронизируется синхросигналом, поступающим с входа 14 уст

Для реализации выражения (2) необходимо операции сравнения выполнять в умножителях 1. Для достижения этой цели величина заменяется на такое

ройства на входы синхронизации умножителей 1, запись произведения в каж-55 Значение К(А;) что для Aj А; выпол- дом умножителе 1 во внутренний регистр няется условие производится по синхросигналу, поступающему на второй вход синхронизацииAj- К(А| ) Р,(3)

умножителей 1 с входа 15 устройства. Синхросигнал, поступаюшлй на второй вход синхронизации умножителей 1, сдвинут по времени относительно синхросигнала, поступающего на первый вход синхронизации умножителей 1.

При выполнении операции определения ранга элемента вектора А посредством сигнала на входе 12 устройства мультиплексоры 2 установлены в режим трансляции данньк с выхода блока 4 на информационные входы умножителей 1, передача информации через элементы

И 5 запрещена, посредством элемента НЕ 9 разрешена передача данных через элементы И 6. Так как элементы И 6 соединены со старшими (2р-ми) разрядами выходов умножителей 1, осуществляется трансляция содержимого 2Q-X

разрядов выходов умножителей 1 через соответствующие элементы И 6 на входы соответствующих элементов ИЛИ 7, а так как выходы элементов ИЛИ 7 соединены с младшими разрядами входов соответствующих сумматоров 8 первой ступени древовидной сети, то осуществляется трансляция содержимого 2Q-x разрядов выходов умножителей 1 через соответствующие элементы 6 и 7 на младшие разряды входов соответствующих сумматоров 8. Посредством управляющего кода, поступающего с входа 16 устройства на управляющие входы мультиплексора 3 выбора элемента вектора, осуществляется передача заданного элемента с входа 10 загрузки элемента на выход мультиплексора 3 -и, соответственно, на адресный вход блока 4.

Операция определения ранга Rj элемента вектора А в устройстве реализуется следующим образом. Определение ранга элемента вектора А выполняется посредством подсчета числа элементов, меньших и равньк элементу А :

R:

21 А,

.

где

0,

(2)

1, если AJ 6 А;

О, если AJ Ai

Для реализации выражения (2) необходимо операции сравнения выполнять в умножителях 1. Для достижения этой цли величина заменяется на такое

Значение К(А;) что для Aj А; выпол няется условие Aj- К(А| ) Р,(3)

а для А J

А; 3

условие

Aj.K(Ai) Р.

10

Значение Р выбирается таким, чтобы результат сравнения А; и А; определялся по старшему разряду произведения AJ К(А;), т.е. по старшему разряду выхода умножителя 1. Преобразование К(А;) выполняется в блоке 4J А;, переданное с входа 10 через муль- типпексоу 3 на адресный вход блока 4, определяет адрес ячейки блока 4, в которой записано значение К(А;), В j блоке 4 хранятся заранее вычисленные значения К(А;) для всех допустимых значений А-, , С выхода блока 4 величина К(А;) поступает на информационные входы умножителей 1 и умножается на 20 соответствующие элементы вектора А, Для элементов вектора А, больших элемента А;, старший разряд выхода соответствующего умножителя 1 будет равным единице, а для элементов вектора 25 А, меньших А;, старший разряд выхода соответствующего умножителя 1 равен нулю. Так как передача данных через элементы И 5 запрещена, то будет сум1425722

В случае использования в устройстве инверсного представления элементов Jвектора А (инверсия элементов вектора А может выполняться посредством устройства, входящего в состав измерительно-вычислительного комплекса и являющегося внешним по отношению к устройству параллельной обработки видеоинформации) операции сравнения реализуются следующим образом. Значения К(А;) подбираются таким образом, что для Aj 6 А , т.е. для А| г Aj , вьшолняется условие

Aj. К(А-, ) а для А , А; , т.е. полняется условие

Р,

для Aj

(7)

вы(8)

Aj KCA-J : P.

При использовании инверсного представления элементов вектора А для элементов А j 6 А; старшие разряды выходов умножителей 1 равны единице, а для элементов Aj А старшие разряды выходов умножителей 1-равны нулю. Посредством древовидной сети сумматоров 8 осуществляется суммирование числа единичных старших разрядов выходов уммироваться древовидной сетью суммато-j ножителей 1, что эквивалентно опреров 8 содержимое только старпй х разрядов выходов умножителей 1. Содержимое выхода 13 устройства определит число элементов С;, больших элемента А;.

35

делению ранга элемента вектора А. Посредством управляющего кода, поступающего с входа 16 устройства на управляющие входы мультиплексора 3, возможно задать произвольный элемент вектора А, для которЪго можно определить его ранг. Синхронизация записи данных во внутренние регистры умножителей 1 и синхронизация записи произведений во внутренних регистрах умножителей 1 осуществляется посредством синхросигналов (сдвинутых по времени), поступающих на входы синхронизации умножителей 1 с входов 14 и 15 устройства.

С,- N - R;

Для определения истинного значения ранга R; элемента А во внешнем устройстве по отношению к рассматриваемому устройству производится операция нормирования

R; N 10

j 20 25

Aj. К(А-, ) а для А , А; , т.е. полняется условие

Р,

для

(8)

Aj KCA-J : P.

При использовании инверсного представления элементов вектора А для элементов А j 6 А; старшие разряды выходов умножителей 1 равны единице, а для элементов Aj А старшие разряды выходов умножителей 1-равны нулю. Посредством древовидной сети сумматоров 8 осуществляется суммирование числа единичных старших разрядов выходов умj ножителей 1, что эквивалентно опре

35

40

45

делению ранга элемента вектора А. Посредством управляющего кода, поступающего с входа 16 устройства на управляющие входы мультиплексора 3, возможно задать произвольный элемент вектора А, для которЪго можно определить его ранг. Синхронизация записи данных во внутренние регистры умножителей 1 и синхронизация записи произведений во внутренних регистрах умножителей 1 осуществляется посредством синхросигналов (сдвинутых по времени), поступающих на входы синхронизации умножителей 1 с входов 14 и 15 устройства.